- 博客(8)
- 收藏
- 关注
RSS订阅原创 无片外电容LDO电路设计
2、同时有相关文献、各模块电路功能分析简化计算笔记，适合学习入门！1、具有过温保护和过流保护，带隙，BUFFER都有，性能指标已流片验证。电路可以直接在Cadence virtuoso打开，完整IP现成电路，smic130nm，无版图。带隙PSRR -90dB，LDO -66dB。testbench都建好了，附赠工艺库PDK。3、附赠一些学习时觉得比较有帮助的资料。瞬态上下冲10+mV，恢复时间几us。环路增益110dB，GBW20M。
2024-08-10 23:51:49
119
原创 高PSRR带隙基准电压源，无运放带隙基准(带版图，DRC，LVS已过）
无运放带隙基准电路，有启动电路、开关电路，两级缓冲带隙基准，有效提高PSRR。PSRR：前仿真＆-145db@100Hz；后仿真＆-82db@100Hz；-61db@1kHz。噪声性能：在1KHz处，1.6253uV。
2024-08-10 23:45:52
195
原创 DCDC电路，双模调制（PWM-PFM）的buck_dcdc。
输入电压1.6-1.8V，输出电压0.4-1.2V。有基准电流模块，基准电压模块，PWM模块，PFM模块，振荡器，比较器，误差放大器，零电流检测电路，补偿电路等等模块。tsmc0.18um工艺，正向设计，PWM+PFM混合调制。有比较详细的设计仿真报告，重载PWM，轻载PFM。DCDC电路，双模调制（PWM-PFM）的buck_dcdc。有工艺库，电路工程文件，还会送一下相关资料。DCDC电路，模拟ic设计，集成电路设计。可供初学者学习使用，能正确实现功能。
2024-08-10 23:44:14
123
原创 pll电荷泵锁相环 cppll
分频器DIV模块 45分频，ps counter。pll电荷泵锁相环 cppll。环形振荡器 ring vco。三阶二型锁相环，已打包工艺库。鉴频鉴相器PFD模块。
2024-08-10 23:39:43
181
原创 锁相环学习电路+配套文档
还有非常详细的设计报告，参考资料，[火]还有matlab，verilog-a建模推导。呈现最完整的project，大量高清仿真截图和电路图，非常适合新手学习做报告。输出频率1.92GHz，采用LC_VCO。每个模块都有单独的testbench。cadence官方手把手教你仿真文档。锁相环学习电路+配套文档！锁相环的理论推导，相位噪声。对新手非常友好，一看就懂。输入参考频率30MHz。工艺是Gpdk45nm。电荷泵电流100uA。
2024-08-10 23:38:14
188
原创 ADC电路项目2——12bit 100MHz Pipelined ADC
12bit 100MHz Pipelined ADC（私聊！12bit 100MHz pipelined ADC 设计。65nm工艺，电源电压1.2V,ENOB=11.6。同步和异步SAR logic都有。第一级6位SAR ADC。第二级8位SAR ADC。
2024-08-10 23:18:05
114
原创 ADC电路项目1——10bit SAR ADC 设计，smic18工艺，有工艺库，有效位数ENOB为9.8
包括详细仿真文档，原理介绍，完整电路图，仿真参数已设好，可直接使用，在自己的电脑上就可以运行仿真。本设计采用 smic18mmrf CMOS 工艺，使用栅压自举电路的采样开关，Vcm-based 开关。电容开关控制电路，10 位 DFF，最后用 10 位理想 DAC 模块将数字码转换为 10 进制量进。时序上级板采样的 DAC 电容阵列，两级动态比较器，比较器异步时钟，SAR 动态逻辑，DAC。10bit SAR ADC 设计，smic18工艺，有工艺库，有效位数ENOB为9.8。
2024-08-10 23:11:22
198
原创 Buck型DCDC电路+设计教程（私聊）
模拟IC，集成电路设计，tsmc0.18工艺，正向设计的自适应导通时间控制（ACOT）的dcdc，电压环路。输入电压1.6-1.8v ，输出电压0.4～1.2V，最大电流1A，工作频率1Mhz。包含工艺库，电路文件，设计文档，仿真状态，原理说明，参考论文。有整个控制环路，零电流检测，基准电流等模块。模拟IC设计，Buck型DCDC。
2024-08-10 19:17:56
204
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人