本设计采用 smic18mmrf CMOS 工艺,使用栅压自举电路的采样开关,Vcm-based 开关
时序上级板采样的 DAC 电容阵列,两级动态比较器,比较器异步时钟,SAR 动态逻辑,DAC
电容开关控制电路,10 位 DFF,最后用 10 位理想 DAC 模块将数字码转换为 10 进制量进
行 FFT 分析,最终实现 20MS/s 采样频率下无噪声 ENOB(有效位数)9.8。
10bit SAR ADC 设计,smic18工艺,有工艺库,有效位数ENOB为9.8
常用栅压自举开关Bootstrap
Vcm_Based开关时序
上级板采样差分CDAC阵列
两级动态比较器
比较器高速异步时钟
动态sar逻辑
10位DFF输出
10位理想DAC还原做DFT
包括详细仿真文档,原理介绍,完整电路图,仿真参数已设好,可直接使用,在自己的电脑上就可以运行仿真。适合入门SAR ADC的拿来练手