软考—计算机组成与结构

这篇博客主要介绍了软考中计算机组成与结构的相关知识点,包括码值表示、浮点数、校验码、指令系统、CPU组成、流水线技术、存储器类型、主存编址计算、输入输出技术以及系统性能评测等重要内容。此外,还提到了CPU存取速度、Cache的作用以及不同类型的存储器如RAM、ROM和Cache的工作方式。
摘要由CSDN通过智能技术生成

前言

记录备考软考过程中的知识点,这里只做简要记录,不做深入研究。


计算机组成与结构

码值的表示

原码与反码的0既有+0也有-0,数码的表示个数为2n-1个,补码与移码中,数码的表示个数为2n个。

原码的范围是-(2n-1-1)~(2n-1-1),反码与原码相同

补码的范围是-2n-1~2n-1-1

浮点数

阶码决定范围,阶码越长,范围越大;

尾数决定精度,尾数越长,精度越高。

浮点数运算过程:

对阶 -> 尾数计算 -> 格式化

对阶:小数向大数看齐,尾数右移

校验码

奇偶校验:可检验奇数位错,不可以纠错

CRC循环冗余校验:可检错,不可纠错

海明校验:可检错,可纠错,校验码位数是2r≥m+r+1

精简指令和复杂指令

CISC(复杂指令集):指令数量多,多种寻址方式

RISC(精简指令集):指令数量少,硬布线逻辑控制,适用于流水线

CPU组成

CPU分为运算器和控制器两大部分

运算器(数据的加工处理)

  • 算术逻辑单元ALU:执行算术运算和逻辑运算
  • 累加寄存器AC:暂存数据,为ALU提供工作区
  • 数据缓冲寄存器DR
  • 状态条件寄存器PSW

控制器(基本功能就是从内存取指令和执行指令)

  • 程序计数器PC:存储下一条要执行指令的地址(程序员可以访问)
  • 指令寄存器IR:存储即将执行的指令
  • 指令译码器ID
  • 时序部件

流水线技术

流水线建立时间:第一条指令执行时间

流水线周期:指令分段后,最长段时间

流水线执行时间(默认使用理论公式):

  • 理论公式:流水线建立时间+(指令条数-1)*流水线周期
  • 实践公式:指令段数*流水线周期+(指令条数-1)流水线周期

吞吐率:指令条数/流水线执行时间

最大吞吐率:流水线周期的倒数

常见存储器

按内容存取

  • 相联存储器(cache)

按地址存取

  • 随机存取存储器(内存)
  • 顺序存取存储器(磁带)
  • 直接存取存储器(磁盘)

工作方式

  • 随机存取存储器RAM(DRAM)
  • 只读存储器ROM(BIOS)

Cache

解决cpu与主存之间速度容量不匹配的问题

cache与主存映射三种方式:

直接相联:冲突率高,电路复杂度简单

全相联:冲突率低,电路复杂度复杂

组相联:冲突率折中,电路复杂度折中

主存编址计算

内存单元个数 = 最大地址+1-最小地址

1KB=1024B=1024byte=8192bit
1MB=1024KB
1GB=1024MB
按字编址:转为字;按字节编址,1字节即8bit

🎈例题1

内存按字节编址,地址从A0000H到CFFFFH的内存,共存192K字节,若用存储容量为64K × \times × 8bit的存储器芯片构成该内存空间,至少需要 3

解:地址从A0000H到CFFFFH,存储单元个数共有CFFFFH+1-A0000H = 30000H,即3 × \times × 164个,按字节编址,即每个存储单元存放1个字节,也就是1B;该存储器区域总容量=存储单元个数 × \times × 存储单元内容=3 × \times × 164 × \times × 1B = 192KB;

若用存储器容量为64K × \times × 8bit的存储芯片构成,即单位芯片容量为64K × \times × 8bit,总容量=单位芯片容量 × \times × 片数,即片数=总容量 ÷ \div ÷单位芯片容量 = 192KB ÷ \div ÷(64K × \times × 8bit)=3

🎈 例题2

若某计算机字长为32位,内存容量为2GB,按字编址,则可寻址范围是 512M

解:内存容量2GB=2 × \times × 1024 × \times × 1024 × \times × 1024 × \times × 8位,按字编址时,存储单元的个数为2 × \times × 1024 × \times × 1024 × \times × 1024 × \times × 8 ÷ \div ÷ 32 = 512 × \times × 1024 × \times × 1024,即可寻址范围是512MB;

输入输出技术

程序控制方式:方法简单,硬件开销小

程序中断方式:与程序控制方式相比,中断方式因为CPU无需等待而提高了传输请求的
响应速度。

DMA方式:DMA方式是为了在主存与外设之间实现高速、批量数据交换而设置的。
DMA方式比程序控制方式与中断方式都高效。(CPU是在一个总线周期结束时响应DMA请求的)(DMA控制方式是在主存与外设之间建立数据通路进行数据的交换处理)

CPU存取速度

通用寄存器(最快) -> Cache -> 内存 -> 外存

总线系统

地址总线的宽度就是处理机寻址范围,若地址总线为n位,则可寻址空间为2n字节。字长n位即数据总线的宽度位n位

🎈例题

若内存容量为4GB,字长为32,则地址总线和数据总线的宽度都是32

解:可寻址空间位4 × \times × 1024 × \times × 1024 × \times × 1024 位

系统性能评测

可靠性、可用性和可维护性是软件的质量属性。

可靠性是指一个系统对于给定的时间间隔内、在给定条件夏无失效运作的概率。用MTTF/(1+MTTF)来度量,MTTF是平均无故障时间。

可用性是在给定的时间点上,一个系统能够按照规格说明正确运作的概率。用MTBF/(1+MTBF)来度量,MTTF是平均失效间隔时间。

可维护性是在给定的使用条件下,在规定的时间间隔内,使用规定的过程和资源完成维护活动的概率。用MTTR/(1+MTTR)来度量,MTTR是平均修复时间。

Flag

距离考试还有20天😣

  • 计算机组成与结构
  • 程序语言
  • 操作系统
  • 软件工程基础知识
  • 系统开发与运行
  • 网络与多媒体基础知识
  • 数据库技术
  • 算法与数据结构
  • 面向对象技术
  • 标准化和知识产权
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值