笔记
qq_52815847
这个作者很懒,什么都没留下…
展开
-
2021-05-23
1.实验名称:Moore型状态机verilog代码2.实验步骤:(1)实验代码:modulesimple(Clock,Resetn,w,z);input Clock,Resetn,w; output z; reg[2:1]y,Y; parameter[2:1]A=2’b00,B=2’b01,C=2’b10;原创 2021-05-23 22:53:50 · 94 阅读 · 0 评论 -
2021-05-23
1.实验名称:ModelSim基本仿真流程2.实验步骤:(1)实验代码:module fulladd(sum,c_out,a,b,c_in);output sum,c_out;input a,b,c_in;wire s1,c1,c2;xor (s1,a,b);and (c1,a,b);xor (sum,s1,c_in);and (c2,s1,c_in);or (c_out,c2,c1);endmodule(2)实验结果显示...原创 2021-05-23 22:23:40 · 56 阅读 · 0 评论 -
2021-05-07
一.实验名称:4位加法器的门级建模二.实验步骤:1.下载安装modeelsim并破2.打开软件编写代码,如下:module fulladd(S,Cout,Cin,A,B);output S,Cout;input Cin,A,B;wire and1,and2,and3,and4;xor (S,Cin,A,B);and (and1,Cin,A);and (and2,A,B);and (and3,Cin,B);or (Cout,and1,and2,and3);endmodulemodu原创 2021-05-07 18:19:21 · 65 阅读 · 0 评论 -
2021-03-14
1.实验目的:下载Quartur ii软件并进行图片仿真和代码仿真。2.实验内容:参照书上内容完成代码仿真。3.实验原理:使用veeilog语法 4.实验工具:pc机和Quartur ii软件 5.实验截屏:6.实验视频:请下载哔哩哔哩动画打开此网址:https://www.bilibili.com/video/BV1aN411X7tv7.实验代码:module examplel (x1,原创 2021-03-14 22:45:24 · 171 阅读 · 0 评论