1.实验名称：ModelSim基本仿真流程
2.实验步骤：
（1）实验代码：
module fulladd(sum,c_out,a,b,c_in);
output sum,c_out;
input a,b,c_in;
wire s1,c1,c2;
xor (s1,a,b);
and (c1,a,b);
xor (sum,s1,c_in);
and (c2,s1,c_in);
or (c_out,c2,c1);
endmodule
（2）实验结果显示
2021-05-23
最新推荐文章于 2021-09-05 18:13:11 发布
本文详细介绍了使用ModelSim进行FPGA基本仿真的步骤，包括Verilog代码编写、模块定义、逻辑运算符应用以及信号的组合与关联。通过一个完整的fulladd加法器模块实例，展示了如何实现异或、与、或运算，以及信号的连接，从而得到最终的仿真结果。
6万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
