ARM概述
1、ARM含义:
公司名称、处理器通称、一种技术
2、ARM产品系列:
早先经典处理器
包括ARM7、ARM9、ARM11家族
Cortex-系列
针对开放式操作系统的高性能处理器 应用于智能手机、数字电视、智能本等高端运用
Cortex-R系列
针对实时系统、满足实时性的控制需求 应于汽车制动系统、动力系统等
Cortex-M系列
为单片机驱动的系统提供了低成本优化方案 应用于传统的微控制器市场、智能传感器、汽车周边等
3、处理器
RISC处理器
只保留常用的的简单指令,硬件结构简单,复杂操作一般通过简单指令的组合实现,一般指令长度固定,且多为单周期指令 RISC处理器在功耗、体积、价格等方面有很大优势,所以在嵌入式移动终端领域应用极为广泛
CISC处理器
不仅包含了常用指令,还包含了很多不常用的特殊指令,硬件结构复杂,指令条数较多,一般指令长度和周期都不固定 CISC处理器在性能上有很大优势,多用于PC及服务器等领域
4、SOC(System on Chip)
即片上系统,将一个系统中所需要的全部部件集成在一个芯片中,在体积、功耗、价格上有很大优势。
5、ARM指令集概述
指令
能够指示处理器执行某种运算的命令称为指令(如加、减、乘 ...) 指令在内存中以机器码(二进制)的方式存在 每一条指令都对应一条汇编 程序是指令的有序集合
指令集
处理器能识别的指令的集合称为指令集 不同架构的处理器指令集不同 指令集是处理器对开发者提供的接口
大多数ARM处理器都支持两种指令集:
ARM指令集
所有指令(机器码)都占用32bit存储空间 代码灵活度高、简化了解码复杂度 执行ARM指令集时PC值每次自增4
Thumb指令集
所有指令(机器码)都占用16bit存储空间 代码密度高、节省存储空间 执行Thumb指令集时PC值每次自增2
6、编译原理
机器码(二进制)是处理器能直接识别的语言,不同的机器码代表不同的运算指令,处理器能够识别哪些机器码是由处理器的硬件设计所决定的,不同的处理器机器码不同,所以机器码不可移植
汇编语言是机器码的符号化,即汇编就是用一个符号来代替一条机器码,所以不同的处理器汇编也不一样,即汇编语言也不可移植
C语言在编译时我们可以使用不同的编译器将C源码编译成不同架构处理器的汇编,所以C语言可以移植
7、ARM存储模型
ARM数据类型
ARM采用32位架构,基本数据类型有以下3种:
Bytes-8bits;Halfword-16bits;Word-32bits;
数据存储:Word型数据在内存的起始地址必须是4的整数倍
Halfword型数据在内存的起始地址必须是2的整数倍
注:即数据本身是多少位在内存存储时就应该多少位对齐
字节序
大端对齐:低地址存放高位,高地址存放低位;a=0x12345678;
小端对齐:低地址存放低位,高地址存放高位;a=0x12345678;
注:ARM一般使用小段对齐。
ARM指令存储
处理器处于ARM状态时:
所有指令在内存的起始地址必须是4的整数倍,PC值由其[31:2]决定,[1:0]位未定义。
处理器处于Thumb状态时:
所有指令在内存的起始地址必须是2的整数倍,PC值由其[31:1]决定,[0]位未定义。
注:即指令本身是多少位在内存存储时就应该多少位对齐
8、ARM的工作模式
ARM有8个基本的工作模式:
User 非特权模式,一般在执行上层的应用程序时ARM处于该模式 FIQ 当一个高优先级中断产生后ARM将进入这种模式 IRQ 当一个低优先级中断产生后ARM将进入这种模式 SVC 当复位或执行软中断指令后ARM将进入这种模式 Abort 当产生存取异常时ARM将进入这种模式 Undef 当执行未定义的指令时ARM将进入这种模式 System 使用和User模式相同寄存器集的特权模式 Monitor 为了安全而扩展出的用于执行安全监控代码的模式
工作模式的理解:
不同模式拥有不同的权限;
不同模式执行不同的代码;
不同模式完成不同的功能;
ARM工作模式的分类:
按照权限:User为非特权模式(权限较低),其余模式均为特权模式(权限较高);
按照状态:FIQ、IRQ、SVC、About、Undef属于异常模式,即当处理器遇到异常后会进入对应的模式。
9、ARM寄存器组织
寄存器是处理器内部的存储器,没有地址。
寄存器一般用于暂时存放参与运算的数据和运算结果,寄存器包括通用寄存器、专用寄存器、控制寄存器。
注:在某个特定模式下只能使用当前模式下的寄存器,一个模式下特有的寄存器其他模式下不可使用。
专用寄存器
R15(PC,Program Counter) 程序计数器,用于存储当前取址指令的地址 R14(LR,Link Register) 链接寄存器,一般有以下两种用途: > 执行跳转指令(BL/BLX)时,LR会自动保存跳转指令下一条指令的地址 程序需要返回时将LR的值复制到PC即可实现 产生异常时,对应异常模式下的LR会自动保存被异常打断的指令的下 一条指令的地址,异常处理结束后将LR的值复制到PC可实现程序返回 R13(SP,Stack Pointer) 栈指针,用于存储当前模式下的栈顶地址
CPSR寄存器
CPSR(Current Program Status Register),当前程序状态寄存器;
CPSR寄存器分为四个域,[31:24]为条件域用F表示、[23:16]为状 态域用S表示、[15:8]为预留域用X表示、[8:0]为控制域用C表示
Bit[4:0] [10000]User [10001]FIQ [10010]IRQ [10011]SVC [10111]Abort [11011]Undef [11111]System [10110]Monitor Bit[5] [0]ARM状态 [1]Thumb状态 Bit[6] [0]开启FIQ [1]禁止FIQ Bit[7] [0]开启IRQ [1]禁止IRQ
Bit[28] > 当运算器中进行加法运算且产生符号位进位时该位自动置1,否则为0 当运算器中进行减法运算且产生符号位借位时该位自动置0,否则为1 Bit[29] 当运算器中进行加法运算且产生进位时该位自动置1,否则为0 当运算器中进行减法运算且产生借位时该位自动置0,否则为1 Bit[30] 当运算器中产生了0的结果该位自动置1,否则为0 Bit[31] 当运算器中产生了负数的结果该位自动置1,否则为0
10、ARM异常处理
异常:处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生,这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件,异常事件处理完成之后再返回到被异常打断的点继续执行程序
异常处理机制:
不同的处理器对异常的处理的流程大体相似,但是不同的处理器在具体实现的机制上有所不同;比如处理器遇到哪些事件认为是异常事件、遇到异常事件之后处理器有哪些动作、处理器如何跳转到异常处理程序如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等,我们将这些细节的实现称为处理器的异常处理机制。
ARM异常源
异常源是指导致异常产生的事件
ARM的异常源主要有:
FIQ 快速中断请求引脚有效 IRQ 外部中断请求引脚有效 Reset 复位电平有效 Software Interrupt 执行swi指令 Data Abort 数据终止 Prefetch Abort 指令预取终止 Undefined Instruction 遇到不能处理的指令
ARM异常模式
在ARM的基本工作模式中有5个属于异常模式,即ARM遇到异常后会切换成对应的异常模式
ARM异常响应
ARM产生异常后的动作(自动完成) 1.拷贝CPSR中的内容到对应异常模式下的SPSR<mode> 2.修改CPSR的值 2.1.修改中断禁止位禁止相应的中断 2.2.修改模式位进入相应的异常模式 2.3.修改状态位进入ARM状态 3.保存返回地址到对应异常模式下的LR<mode> 4.设置PC为相应的异常向量(异常向量表对应的地址)
异常向量表
异常向量表的本质是内存中的一段代码;
表中为每个异常源分配了四个字节的存储空间;
遇到异常后处理器自动将PC修改为对应的地址;
因为异常向量表空间有限一般我们不会再这里写异常处理程序,而是在对应的位置写一条跳转指令使其跳转到指定的异常处理程序的入口。
注:ARM的异常向量表的基地址默认在0x00地址但可以通过配置协处理器来修改其地址。
异常返回
ARM异常返回的动作(自己编写)
1.将SPSR<mode>的值复制给CPSR 使处理器恢复之前的状态
2.将LR_<mode>的值复制给PC 使程序跳转回被打断的地址继续执行
IRQ异常举例
注:整个过程CPSR保存的永远是当前程序运行状态,SPSR只是异常时对原来的CPSR进行备份。
异常优先级
多个异常同时产生时的服务顺序:
FIQ和IRQ
FIQ的响应速度比IRQ快
1. FIQ在异常向量表位于最末 可直接把异常处理写在异常向量表之后,省去跳转 2. FIQ模式有5个私有寄存器(R8-R12) 执行中断处理程序前无需压栈保存寄存器,可直接处理中断 3. FIQ的优先级高于IRQ 3.1 两个中断同时发生时先响应FIQ 3.2 FIQ可以打断RIQ,但RIQ不能打断FIQ
11、ARM微架构
ARM指令流水线
ARM7采用3级流水线; ARM9采用5级流水线; Cortex-A9采用8级流水线; 注1:虽然流水线级数越来越多,但都是在三级流水线的基础上进行了细分。
PC的作用(取指)
不管几级流水线,PC指向的永远是当前正在取指的指令,而当前正在执行的指令的地址为PC-8
指令流水线机制的引入确实能够大大的提升指令执行的速度,但在实际执行程序的过程中很多情况下流水线时是无法形成的,比如芯片刚上电的前两个周期、执行跳转指令后的两个周期等,所以指令流水线的引入以及优化只能使平均指令周期不断的接近1而不可能真正的达到1,且流水线级数越多芯片设计的复杂程度就越高,芯片的功耗就越高。
多核处理器
即一个SOC中集成了多个CPU核;作用是不同的线程可以运行在不同的核心中做到真正的并发,多核处理器共用外设与接口资源。
12、ARM指令集
硬件仿真 通过硬件接口将CPU和内存中实际的信息读出来
软件仿真 通过软件模拟CPU内部运行程序的状态
汇编 > 每条汇编都会唯一对应一条机器码,且CPU能直接识别和执行 即汇编中所有的指令都是CPU能够识别和执行的 汇编中寄存器的使用、栈的分配与使用、程序的调用、参数的传递等 都需要自己维护 C语言 每条C语句都要被编译器编译成若干条汇编指令才能被CPU识别和执行 即C语句中的指令CPU不一定能直接识别,需要编译器进行“翻译” C中寄存器的使用、栈的分配与使用、程序的调用、参数的传递等 都是编译器来分配和维护
指令 能够指示处理器执行某种运算的命令称为指令(如加、减、乘 ...) 指令在内存中以机器码(二进制)的方式存在 每一条指令都对应一条汇编 程序是指令的有序集合 指令集 处理器能识别的指令的集合称为指令集 不同架构的处理器指令集不同 指令集是处理器对开发者提供的接口
学习目的:
底层开发可能会读/写汇编代码
理解CPU是怎样执行程序的
理解C的本质,用汇编的思想写出高效的C代码