5. 总线及其形成 系统总线及设计

常用芯片介绍

74LS244 (8位数据单向缓冲器)

 74LS245 (8位数据双向缓冲器)

 74LS373 (8位锁存器)

OE非 一般接地 

8086CPU引脚功能及时序

RESET

 

 时钟发生器 8284

 总线周期

时钟下降沿同步工作

 最大方式

 AD0——AD15

在T1状态,锁存地址,通过74LS373锁存20位地址

DT/R非(输出):数据传输方向控制

DEN非:数据有效信号 

 引脚从  输出变成输入,中件会有一个三态过程。

 

 写操作在D2-D4之间进行。

系统数据总线形成电路 

 系统总线时许图

 

 

 

 

 

 

 

 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值