Vscode配置Verilog（可编译，仿真，看波形，写tb，格式化）

最新推荐文章于 2024-05-30 18:09:06 发布

漫舟往

最新推荐文章于 2024-05-30 18:09:06 发布

阅读量786

点赞数 1

文章标签： vscode ide 编辑器

本文链接：https://blog.csdn.net/qq_57498342/article/details/128392417

版权

Vscode配置Verilog

5. 下载安装iverilog + 下载解压ctags

6. 设置路径

7. 代码测试

配置说明

Vscode可编写verilog代码，且代码可识别高亮；
可编译verilog代码；
可仿真并且可看波形；
可格式化代码，改变代码排版风格；
生成testbench；

下载Vscode

可以去官网下载，直接百度搜索Vscode即可，但是下载速度极慢；

通过百度网盘下载，有会员下载速度极快，下面我提供下载链接：https://pan.baidu.com/s/1Y0w-LwGW--RTYqXaoTUViw?pwd=1234

提取码：1234

假如没有百度网盘会员，去某宝租一个即可。下面链接详细介绍

优惠劵

漫舟往

关注关注

1
点赞
踩
1

收藏

觉得还不错? 一键收藏
1
评论
Vscode配置Verilog（可编译，仿真，看波形，写tb，格式化）

你想拥有一个写verilog超级方面的软件吗？
复制链接

扫一扫

vscode完成verilog编辑仿真环境配置（带完整源码包）

pocean2012的博客

04-22

3838

示例代码包下载 vscode配置verilog开发环境示例代码包，可编译运行，观察波形-嵌入式文档类资源-CSDN下载具体操作按图索骥~~~~~ 1. 安装iverilog编译器官网链接 Icarus Verilog for Windows 选择下载带了Icarus和wtkwave的版本，这样既可以查看波形。可以在命令行查看，配置路径 iverilog -v Icarus Verilog version 12.0 (devel) (s20150603-1110-g18392..

vscode搭建Verilog环境

weixin_43914896的博客

06-13

3124

………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………

1 条评论您还未登录，请先登录后发表或查看评论

用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

06-05

用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

实现VScode编译Verilog并查看波形图

BuBy的博客

04-13

1348

在上计算机组成原理研讨课时，需要用到verilog写电路图。之前在数字电路课，老师已经提供了相应的软件和环境配置。但由于当时小编因为期末大作业破大防（痛苦面具.jpg），把全部内容都删掉了，因此还需要重新配置环境。由于小编专业并非硬件方向，同时觉得之前使用很专业的软件时比较复杂（有点丑陋hhh），因此这次选择使用万能的VScode + 插件来写（方便之后删掉bushi废话到这，开始正文。

在VSCode中配置Verilog仿真环境（详细示例）

qq_63618799的博客

03-30

4551

在VSCode中配置Verilog仿真环境

用VS Code + iverilog + GTKwave仿真Verilog

JeronZhou的博客

04-10

7334

文章目录1.VS Code部分2.iverilog部分3.GTKwave部分 1.VS Code部分由于我们需要进行Verilog的仿真，所以免不了编辑Verilog的源代码，Verilog的代码编辑器有很多种，这里我选用的是轻量级的VS Code。 VS Code中含有Verilog语法的插件，安装插件后在VS Code当中写Verilog的代码会有高亮和缩进，使代码易读且可以检查语法错误。什么？你还没有装VS Code? 看看这个吧：VS Code下载安装教程安装好VS Code后，打开VS Co

vscode环境玩转verilog设计仿真（1）--比较器

pocean2012的博客

06-05

3721

vscode玩转verilog编程实例

vscode配置verilog开发环境示例代码包，可编译运行，观察波形

04-22

vscode配置verilog开发环境示例代码包，可编译运行，观察波形

verilog_vscode配置

03-13

verilog_vscode配置

vscode的Verilog插件.zip

06-15

vscode的Verilog插件.zip

出租车计价器verilog及modelsim仿真波形.rar

09-09

出租车计价器verilog及modelsim仿真波形，拿来直接当课设使用，货真价实！

用VScode实现verilog模板

xiaoxinlove4的博客

07-18

918

verilog中很多重复的结构和语句，针对此情况现有的插件代码补全太少了，所以出此文编写自定义代码块，拒绝重复编写同结构的代码，同结构代码自定义代码模板。

VScode配置verilog环境(代码补全，报错，波形仿真)

热门推荐

weixin_60094035的博客

08-25

2万+

VScode配置Verilog环境，实现代码补全、代码高亮、错误检查实现生成Testbench实现波形仿真。

在VSCode中配置Verilog语言环境并使用学习WaveTrace插件

weixin_51927244的博客

04-14

9333

文章目录VS Code和Verilog一、本教程的适用范围？二、使用步骤1.下载VS Code2.在VS Code下载相关插件<1>Verilog-HDL<2>Wavetrace3.下载Verilog的编译工具----Iverilog编译器4.配置编辑器的环境变量5.确认iverilog可以正常使用（可忽略）6.设置Verilog-HDL插件7.尝试开始第一个verilog代码片段8.尝试开始第一个verilog仿真代码片段9.尝试测试第一个verilog代码片段10.尝试使用Wav

如何使用vsCode+Icarus verilog+GTKwave编写并仿真verilog

卖糖葫芦大叔的博客

03-25

1万+

本文讲述了怎样使用一些轻量型软件进行verilog的编写和模拟仿真。适合于初学者和应试学习的学生。

VScode编辑verilog/SystemVerilog + iverilog编译仿真 + GTKWave显示波形

来了就别走啦

08-17

4966

quartus II + modesim的仿真流程太过繁琐，每次修改代码都要重新编译，重新打开modesim仿真十分花时间，了解到iverilog+GTKWave的仿真方法后觉得非常快速便捷，并结合VScode编辑，做个小结、

vscode ctrl+鼠标左键无法跳转

你的问题在于，读书太少而想得太多。

05-30

146

vscode ctrl+鼠标左键无法跳转

（三）MobaXterm、VSCode、Pycharm ssh连接服务器并使用

weixin_42182290的博客

05-27

976

MobaXterm、VSCode、Pycharm 如何通过ssh连接服务器

vscode编译和调试wsl环境的c语言程序

最新发布

qq_36997660的博客

05-30

642

直接f5会报错，提示你改一下json文件。

vscode配置verilog

03-30

1. 安装Verilog语言支持插件：打开VS Code，按下Ctrl+Shift+X，搜索“Verilog”，安装“Verilog HDL/SystemVerilog”插件。 2. 配置Verilog编译器和仿真器：方法一：在VS Code中打开终端，输入以下命令 ``` sudo apt-get install iverilog gtkwave ``` 方法二：手动安装编译器和仿真器下载并安装Icarus Verilog编译器：https://iverilog.fandom.com/wiki/Installation_Guide 下载并安装GTKWave波形查看器：http://gtkwave.sourceforge.net/ 3. 配置VS Code任务：按下Ctrl+Shift+P，选择“Tasks: Configure Task”，再选择“Create tasks.json file from template”，然后选择“Others”。在打开的tasks.json文件中添加以下代码： ``` { "version": "2.0.0", "tasks": [ { "label": "Compile", "type": "shell", "command": "iverilog -o ${workspaceFolder}/output.vvp ${file}", "group": { "kind": "build", "isDefault": true }, "problemMatcher": [] }, { "label": "Simulate", "type": "shell", "command": "vvp ${workspaceFolder}/output.vvp | gtkwave ${workspaceFolder}/dump.vcd", "group": { "kind": "test", "isDefault": true }, "problemMatcher": [] } ] } ``` 说明： - Compile任务：用于编译Verilog文件，生成输出文件output.vvp。 - Simulate任务：用于执行仿真，生成dump.vcd波形文件，并用GTKWave打开。 4. 编写Verilog代码：在VS Code中新建一个Verilog文件，编写代码。例如，编写一个简单的门电路代码： ``` module and_gate( input a, input b, output c ); assign c = a & b; endmodule ``` 5. 运行任务：按下Ctrl+Shift+B，选择“Compile”任务，编译代码。按下Ctrl+Shift+B，选择“Simulate”任务，运行仿真。在GTKWave中查看波形，即可验证代码是否正确。

“相关推荐”对你有帮助么？

非常没帮助
没帮助
一般
有帮助
非常有帮助

提交