SMIC18BCD工艺中nld和pld高压管引脚接法

以nld40_hcvt和pld40_cvt为例:

nld40的PEPI接局部最低电位,pld40的HVBN接局部最高电位,衬底接局部最低电位。

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
首先,为了编写基于SMIC018BCD工艺的ESD缺陷检查Perc规则,我们需要了解该工艺的特点和ESD缺陷的形成机制。 SMIC018BCD工艺是一种0.18微米的CMOS工艺,其主要特点包括: 1. 厚度为4层的金属线 2. 通过3层互连电容器来实现互连 3. 集成了ESD保护器件 ESD缺陷的形成主要是由于静电放电所引起的,当芯片表面或元器件表面积累了大量电荷时,会在瞬间放电,产生极高的电压和电流,导致芯片损坏或失效。 基于上述特点和机制,我们可以编写以下SMIC018BCD工艺的ESD缺陷检查Perc规则: 1. 规则名称:ESD保护器件布局规则 规则描述:检查芯片ESD保护器件是否按照规定的布局方式进行布局。 规则内容:ESD保护器件应该布局在芯片的边缘区域,且至少应该布置在每个输入输出端口的附近,以保护芯片免受静电放电的影响。 2. 规则名称:金属线宽度规则 规则描述:检查芯片金属线宽度是否满足规定的要求。 规则内容:金属线的宽度应该符合SMIC018BCD工艺的设计规范,以保证其能够承受ESD放电所带来的高电压和电流。如果金属线宽度不足,则容易发生短路或打火等缺陷。 3. 规则名称:互连电容器布局规则 规则描述:检查芯片互连电容器是否按照规定的布局方式进行布局。 规则内容:互连电容器应该布局在芯片的边缘区域,且应该尽可能地靠近需要连接的器件。这样可以减少ESD放电对互连电容器的影响,并提高芯片的可靠性。 4. 规则名称:元器件间距规则 规则描述:检查芯片元器件之间的距离是否满足规定的要求。 规则内容:元器件之间的距离应该足够大,以防止ESD放电时产生的高电压和电流对相邻的元器件造成损害。在布局时,应该根据ESD放电的方向和强度来确定元器件之间的距离。 上述规则只是SMIC018BCD工艺的ESD缺陷检查Perc规则的一部分,具体的规则内容还需要根据实际情况进行调整和优化。同时,在ESD缺陷检查Perc规则的编写过程,还需要考虑到芯片的具体应用场景和对可靠性的要求,以保证芯片能够在各种极端环境下正常工作。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

❀爱理的哲也❀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值