模拟CMOS集成电路设计入门学习（6）

❀爱理的哲也❀

已于 2022-12-18 16:40:51 修改

阅读量4.6k

点赞数 9

文章标签：学习硬件工程

于 2022-12-18 10:22:00 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_61052827/article/details/128358076

版权

共源共栅结构（Cascode）

回顾：

共源级中晶体管可以将电压信号转换为电流信号；共栅级的输入信号可以是电流。

将共源级和共栅级进行级联：

$M_{1}$ ：输入器件； $M_{2}$ ：共源共栅器件；

{流经 $M_{1}$ 和 $M_{2}$ 的电流相等}

（1）分析共源共栅结构的偏置条件

①为了保证 $M_{1}$ 工作在饱和区，必须满足 $V_{X}\geq V_{in}-V_{TH1}$ ;

②再假设 $M_{1}$ 和 $M_{2}$ 都处于饱和区，则 $V_{X}$ 主要由 $V_{b}$ 决定： $V_{X}=V_{b}-V_{GS2}$

因此， $V_{b}-V_{GS2}\geq V_{in}-V_{TH1}$

从而： $V_{b}\geq V_{in}+V_{GS2}-V_{TH1}$

③为了保证 $M_{2}$ 饱和，必须满足 $V_{out}\geq V_{b}-V_{TH2}$

故 $V_{out}\geq V_{in}-V_{TH1}+V_{GS2}-V_{TH2}$

备注：{电路中 $M_{2}$ 的增加会使电路的输出电压摆幅减小，减小的量至少为 $M_{2}$ 的过驱动电压，也说成是 $M_{2}$ “层叠”在 $M_{1}$ 上}

（2）分析Cascode的大信号特性（在 $V_{in}$ 从0变化到 $V_{DD}$ 的过程进行分析）

① $V_{in}\leq V_{TH1}$ 时， $M_{1}$ 和 $M_{2}$ 均处于截止状态， $V_{out}=V_{DD}$ ，且 $V_{X}\approx V_{b}-V_{TH2}$ {忽略亚阈值导通的情况下}

② $V_{in}$ 超过 $V_{TH1}$ 后， $M_{1}$ 开始抽取电流， $V_{out}$ 下降。因为 $I_{D2}$ 增加， $V_{GS2}$ 必定同时增加，故而导致 $V_{X}$ 下降。

假定 $V_{in}$ 为足够大值时，会出现两个结果：

（a） $V_{X}$ 下降到比 $V_{in}$ 低一个阈值电压 $V_{TH1}$ ，迫使 $M_{1}$ 进入线性区；

（b） $V_{out}$ 下降到比 $V_{b}$ 低一个阈值电压 $V_{TH2}$ ，迫使 $M_{2}$ 进入线性区；

备注：{对于不同的器件尺寸和 $R_{D}$ 以及 $V_{b}$ ，任何一个结果都可能先于另一个发生。}

（3）分析Cascode的小信号特性

假设两个晶体管都工作在饱和区，如果 $\lambda =0$ ，因为输入器件产生的漏电流必定流过共源共栅器件，所以电压增益与共源级的电压增益相同。

{这个结果与 $M_{2}$ 的跨导与体效应无关。}

（4）计算Cascode的输出阻抗

共源共栅结构的一个重要特性就是输出阻抗很高。

回顾：

源级负反馈的另一个重要的作用是增大共源级的输出电阻。

借助上图等效电路计算输出电阻。{为了得到通用的结论，我们考虑了体效应。}

可得式①： $R_{out}=[1+(g_{m}+g_{mb})r_{o}]R_{S}+r_{o}$

下面，计算Cascode的 $R_{out}$ ：

{为了计算 $R_{out}$ ，电路可以看成带负反馈电阻 $r_{o1}$ 的共源级}

因此，由式①可知： $R_{out}=[1+(g_{m}+g_{mb2})r_{o2}]r_{o1}+r_{o2}$

假设 $g_{m}r_{o}\gg 1$ ，我们可以得到 $R_{out}\approx (g_{m2}+g_{mb2})r_{o1}r_{o2}$

也就是说， $M_{2$ 将 $M_{1}$ 的输出阻抗拉高至原来的 $(g_{m2}+g_{mb2})r_{o2}$

三层共源共栅电路的最小输出电压等于三个过驱动电压之和：

{有时候共源共栅级可以扩展为三个或更多器件的层叠以获得更高的输出阻抗，但是所需的额外的电压余度使这样的结构缺少吸引力}

上图为三层共源共栅。

（5）更好地应用Cascode的高输出阻抗

回顾：

辅助定理：电压增益可以写为 $G_{m}R_{out}$ 。因为 $G_{m}$ 通常是由晶体管的跨导决定的，因此要在 $G_{m}$

与偏置电流、器件电容之间进行折衷。

所以，最好通过使R $_{out}$ 最大化来增加电压增益。

如果图中两个晶体管的都工作在饱和区，则 $G_{m}\approx g_{m1}$ ， $R_{out}\approx (g_{m2}+g_{mb2})r_{o2}r_{o1}$ 。

因此，最大的电压增益大约等于晶体管本征增益的平方。

（6）提高增益的两种方法

①采用共源共栅增大增益；

②在给定的偏置电流情况下通过增大输入晶体管的长度来增大增益。

（7）Cascode结构构成恒定电流源

高的输出阻抗提供一个接近理想的电流源，但这样做的代价是牺牲了电压余度。

下图利用PMOS的Cascode结构来实现电流源作为负载，实现NMOS共源共栅放大器：

利用辅助定理计算电压增益 { $G_{m}\approx g_{m1}$ }

利用式①： $R_{out}\approx ([1+(g_{m2}+g_{mb2})r_{o2}]r_{o1}+r_{o2})\left | \right |([1+(g_{m3}+g_{mb3})r_{o3}]r_{o4}+r_{o3})$

所以： $\left | A_{v} \right |\approx g_{m1}R_{out}$

采用典型值时，电压增益近似等于： $\left | A_{v} \right |\approx g_{m1}[(g_{m2}+r_{02}+r_{o1})\left | \right |(g_{m3}+r_{o3}+r_{o4})]$

（8）Cascode的屏蔽特性

共源共栅晶体管“屏蔽”输入器件，使它不受输出结点电压变化的影响。

{高输出阻抗源于这个事实：如果输出结点电压变化 $\Delta V$ ，相应在共源共栅器件源端的电压变化很小}

❀爱理的哲也❀

关注

9
点赞
踩
55

收藏

觉得还不错? 一键收藏
打赏
0
评论
模拟CMOS集成电路设计入门学习（6）

模拟CMOS集成电路设计入门学习（6）：共源共栅结构（Cascode）
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

❀爱理的哲也❀ 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。