Cache写策略

最新推荐文章于 2024-02-01 19:26:06 发布

亦可呀

最新推荐文章于 2024-02-01 19:26:06 发布

阅读量275

点赞数 12

分类专栏：计算机组成原理文章标签： Cache写策略写命中写不命中多级Cache

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_61866637/article/details/134957326

版权

计算机组成原理专栏收录该内容

28 篇文章 0 订阅

订阅专栏

目录

一. 写命中
二. 写不命中
三. 多级Cache(了解即可)

\quad

CPU修改了cache中的数据副本，如何确保主存中数据母本的一致性?

在这里插入图片描述
$\quad$
为何不讨论读命中、读不命中的情况?
因为读不会改变原来的数据

一. 写命中

$\quad$

写回法

在这里插入图片描述
被修改过的数据在被替换的时候会被写回主存, 而怎么知道这个Cache行被修改过, 我们添加了脏位, 脏位为1则需要替换, 缺点就是会导致Cache与主存的数据不能实时保持一致

$\quad$

全写法

在这里插入图片描述
不需要写回
$\quad$
为了避免频繁访问主存, 我们增加了写缓冲
$\quad$

在这里插入图片描述
SRAM是静态随机存储器, 速度很快
FIFO是先进先出

在这里插入图片描述
有了写缓冲, Cache和写缓冲可以同时工作, Cache一边工作, 写缓冲一边将被修改过的数据写回主存
使用写缓冲，CPU写的速度很快，若写操作不频繁，则效果很好。若写操作很频繁，可能会因为写缓冲饱和而发生阻塞

$\quad$
$\quad$

二. 写不命中

$\quad$

写分配法

在这里插入图片描述
$\quad$
$\quad$

非写分配法

在这里插入图片描述

只有CPU对Cache"读"未命中时才需要把数据从主存调入Cache

$\quad$
$\quad$

三. 多级Cache(了解即可)

$\quad$
在这里插入图片描述
L2存的是DRAM的一小部分数据的副本, L1存的是L2一小部分数据的副本, 所以是存在数据一致性问题的
$\quad$
$\quad$

在这里插入图片描述

$\quad$
$\quad$

王道考研计算机组成原理

关注

12
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
Cache写策略

Cache写策略, 写命中,写不命中,多级Cache(了解即可)
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。