一、总线的基本概念
1.1什么是总线
总线是连接各个部件的信息传输线,是 各个部件共享的传输介质
1.2为什么要用总线·
早期计算机外部设备少时大多采用分散连接方式,不易实现随时增减外部设备。
为了更好地解决I/0设备和主机之间连接的灵活性问题,计算机的结构从分散连接
发展为总线连接。
1.3引入总线结构有什么好处
引入总线结构的好处如下:
-
降低系统复杂度:通过总线将多个设备连接在一起,可以大大降低系统的复杂度,方便系统的设计和维护。
-
提高系统可靠性:总线结构可以提高系统的可靠性,因为总线可以连接多个设备,如果某个设备出现故障,系统可以继续运行。
-
提高系统性能:总线结构可以提高系统的性能,因为多个设备可以同时访问总线,从而实现并行访问,提高系统的效率。
-
降低成本:总线结构可以降低系统的成本,因为通过总线连接多个设备可以减少硬件的数量,从而降低成本。
1.4引入总线会导致什么问题?如何解决?
引入总线后,总线上的各个设备分时共享同一总线,当总线上多个设备同时要求使用总线时就会导致总线的冲突。为解决多个主设备同时竞争总线控制权的问题,应当采用总线仲裁部件,以某种方式选择一个主设备优先获得总线控制权,只有获得了总线控制权的设备才能开始数据传送。
1.5总线上信息的传送
总线上信息传送有两种方式:串行和并行
串行:要传输的信息一位一位放到总线上去,接收方再一位一位接收。支持传输距离长,可以在机器外部传输或者机器之间的传输。
并行:要传输的信息多位同时放在总线上传输,接收方同时接受多位数据。需要多条数据线,如果传输距离较长,线和线之间会产生干扰,传输信息容易发生变形。因此并行传输适合短距离信息传输,适合放在机箱内。
二、总线的分类
(1)按所传输的信息
地址总线(Address Bus,AB):传输地址信号的总线
数据总线(Data Bus,DB):传输数据信号的总线
控制总线(Control Bus,CB):传输控制信号的总线
(2)按传输方式
并行总线(一次传输多位数据)、串行总线(一次仅传输一位数据)
(3)按所连接的部件
系统总线(亦称处理器总线):互连系统中主要功能部件的总线,一般主要连接处理器和主存,特点是时钟频率高、线宽大
输入输出总线(亦称I/O总线):连接主机和输入/输出设备的总线,特点是时钟频率低、线宽小
(4)按在系统中的位置
片内总线:位于处理芯片内部的总线,负责寄存器之间和寄存器与运算器之间数据传输
系统总线(亦称底板总线或内总线):计算机系统主板上的总线,负责处理器、主存以及I/O接口之间的互连
板间总线(亦称I/O总线):用于主机与I/O接口的互连,主要反映为主板上的扩展插槽
通信总线(亦称外总线):用于计算机系统之间或计算机系统与其他系统(如控制仪表、移动通信等)之间的通信
三、总线特性及性能指标
3.0总线物理实现
3.1总线的特性
(1)物理特性(亦称机械特性)
指总线在连接方式上的一些特性,如插头和插座使用标准(几何尺寸、形状、引脚个数以及排列的顺序)
(2)电气特性
指总线的每一根传输线上信号的传递方向和有效的电平范围
* 传递方向的三种模式
单工:传递方向不可改变,仅按预先设定的方向传递
半双工:传递方向可以改变,但某个时间段仅能按一个方向传递(仅一个信道)
全双工:可两个方向同时传递(实质上是两个信道)
* TTL逻辑电平
“0”用+5v电平、“1”用0v电平
(3)功能特性
指总线中每一根传输线的功能
地址总线(Address Bus,AB):传输地址信号的总线
数据总线(Data Bus,DB):传输数据信号的总线
控制总线(Control Bus,CB):传输控制信号的总线
举例:D0 —D31(数据线) //数据线32根,对应32位机
A0 —A31(地址线) //地址线32根,对应寻址空间4GB
CLK(时钟) RST(复位)
INTR(中断请求) INTA(中断响应)
RD(读) WR(写)
HRQ(总线请求) HLDA(总线允许)
(4)时间特性(亦称过程特性)
指总线中任一根线在什么时间内有效,具体用时序关系图描述,信号的 时序 关系
3.2总线的性能指标
1、总线宽度——数据总线的位数
2、标准传输率——即传输带宽
标准传输率=总线宽度×工作频率 //注意不是时钟频率
注意:传输带宽为理论上的最大值(即总线的峰值)
3、 时钟同步/异步 同步、不同步
4、 总线复用 地址线 与 数据线 复用
5、信号线数 地址线、数据线和控制线的 总和
6、总线控制方式 并发、自动、仲裁、逻辑、计数
7、其他
工作时钟频率——控制总线中时钟信号线所提供的频率
* 处理器内部总线的频率称为内频
* 系统总线的频率称为外频
单个数据传送周期数
* 正常方式:传送时先送地址,然后再送数据(即两个工作周期送一个数)
* 突发方式:只第一个数采用正常方式(两个工作周期),后续数据只需一个工作周期即可(通常满足局部性原理,不需再送地址,地址自动加1即可)
负载能力——连接部件数目的多少(平均值一般为3个)
例:某系统一个周期内传4字节信息,一个总线周期占两个时钟周期,总线时钟频率为10MHz,则总线的传输带宽是多少?
4B×(10MHz÷2)=20MB/s
每个总线周期传输4字节,即32位,需要两个时钟周期,因此每秒可以传输的字节数为:
传输带宽 = 传输字节数 × 总线时钟频率
10 MHz / 2 × 4 = 20 MB/s
因此,总线的传输带宽为20 MB/s。
注意:总线时钟周期,即时钟信号线一次时钟震荡的时间值
总线周期,即传输一次数据的时间值,一般需要几个总线时钟周期
例:总线时钟频率为100MHz,总线宽度32位,每传输一次地址或一次数据均只需一个总线时钟周期即可,支持突发传输,则传输128位需多长时间?
一个总线时钟周期TC=(1/100MHz)=10ns
传128位需传数据(128÷32)=4次
第一次传数需传地址和数据,即需2TC,后三次不需要传地址,则只需3TC
共需2TC+3TC=5TC=50ns
3.3总线标准
四、总线结构
4.1单总线结构
如果所有部件都连接在一个总线上,那么总线就会非常繁忙。在任一时刻都只能有一对设备使用总线,这就使得总线很容易成为系统的瓶颈。比如主存有数据输入输出,那么CPU执行程序的过程就会中止,会严重影响CPU的效率。同时,如果设备较多,这个总线会比较长,远端设备与CPU通信时间会较长。但是这也有个优点就是可扩展性强。
特点:共享总线,扩展容易,但I/O总数有上限(受总线负载能力限制)
总线速度由最慢设备决定(木桶原理),总线利用率低
正常的I/O模式,即I/O先传数给CPU,CPU再把数传给主存(不存在DMA)
4.2双总线结构(系统总线+局部总线)
4.2.1 以存储器为中心的双总线结构框图
这个结构就保证了主存与CPU之间有总线传输数据,同时CPU、主存、I/O设备之间都能直接相连
以存储器为中心的双总线结构,是指将存储器作为系统总线的中心,连接CPU、输入/输出设备、控制器等所有系统组成部分。这种结构中,主存储器通常与CPU 相连,输入/输出设备和控制器通过输入/输出总线连接存储器,与CPU 相互独立地进行数据传送和控制信号的交换。另外,输入/输出总线和CPU 总线之间还有一个接口电路,实现CPU 和输入/输出设备之间的数据传送。这种结构的优点是存储器和输入/输出设备可以同时进行数据传送,缩短了系统总体的传输时间,同时也有利于系统的扩展和升级。
4.2.2面向 CPU 的双总线结构框图
CPU与主存之间的信息传送非常频繁,CPU运行程序的过程中,数据、指令都来自主存。所以专门增加一条M总线在CPU与主存之间传递信息。但是这个结构也有问题,如果主存要与一个I/O设备通信,它俩之间没有直接的通路,需要通过CPU这个媒介,这就使得CPU执行程序的过程仍然会被打断
M总线是指冯·诺依曼计算机中的主总线,负责CPU与内存之间的数据传输和指令读取。在以存储器为中心的双总线结构中,M总线连接CPU和内存控制器,是CPU和内存之间的主要数据通道。CPU通过M总线向内存发送读/写请求,内存通过M总线响应CPU的请求并传输数据。M总线的带宽决定了CPU与内存之间的数据传输速度,因此是计算机性能的重要指标之一。
面向CPU的双总线结构是一种常见的计算机总线结构,它以CPU为中心,将计算机分成两个部分,一部分是CPU及其相关部件,另一部分是存储器及其相关部件。该结构中,CPU通过两条总线分别与存储器和I/O设备通信。
在面向CPU的双总线结构中,分为地址总线和数据总线两条总线。CPU通过地址总线向存储器或I/O设备发送地址信息,通过数据总线进行数据的读写操作。由于地址和数据总线是分开的,因此CPU和存储器或I/O设备可以同时进行读写操作,提高了计算机系统的并行度和效率。
4.2.3不一样的双总线结构
将存储总线和I/O总线进行分离。存储总线连接CPU和主存,I/O总线连接各种I/O设备,两种总线通过通道进行连接实现CPU与I/O设备的通信
4.3三总线结构
新增一个
DMA(Direct Memory Access,直接存储器访问)总线
,直接完成一些高速外部设备对系统内存的访问,低速的外部设备仍然通过I/O总线进行访问
DMA总线(Direct Memory Access Bus)是一种直接存储器访问总线,用于数据传输。DMA总线独立于CPU总线,具有自己的地址和数据线,可以直接访问存储器。当需要大量数据传输时,使用DMA总线可以减少CPU的负担,提高数据传输速率。DMA总线通常用于高速数据传输、音频和视频处理等领域。
三总线结构的又一形式
CPU性能提升大概每年52%,但是内存的存储延迟大概每10年才会变成原来的一半,内存的速度是个瓶颈。为了解决这个问题,在CPU与内存间增加了一个小容量的高速度的Cache,对主存中的数据进行缓存。CPU运行中需要的指令的数据主要从Cache中获取,局部总线就将CPU与Cache连接起来。系统总线通过一个扩展总线接口连接扩展总线,各种类型的设备都可以挂在扩展总线上,解决了I/O设备的扩展问题。
在这种结构中,多种速度类型的设备都连接到扩展总线上,会影响外部设备的工作速度
4.4四总线结构
四总线结构多了一个高速总线,解决了上面那种三总线结构的缺点。
Cache是一种高速缓存,通常用于存储CPU频繁访问的数据或指令,以提高计算机系统的运行速度。Cache分为多级,一般分为L1、L2和L3缓存。Cache通过存储最近使用的数据或指令来减少CPU对主存的访问,这些数据或指令可以快速地被CPU访问。
桥是一种用于连接不同总线或设备的芯片,它将一个总线转换为另一个总线,或将一个设备的信号转换为另一个设备可以理解的信号。桥通常用于连接不同种类的总线、处理器、内存等设备,以便它们可以相互通信和交换数据。
4.5总线的层次结构
4.5.1传统微型机总线结构
4.5.2VL-BUS局部总线结构
VL-BUS是一种局部总线结构,用于连接微型计算机的主板和扩展插槽。它是ISA总线的改进版,提供更高的传输速度和更大的带宽,最高可以支持33MHz的总线时钟频率
VL-BUS结构相对简单,由于是局部总线,只连接主板和扩展插槽,因此传输的距离较短,也容易维护。但是它的插槽数量受到限制,同时由于ISA总线的存在,VL-BUS也逐渐被PCI总线所替代。
4.5.3PCI 总线结构
PCI(Peripheral Component Interconnect,外设互联总线)是一种计算机总线标准,用于连接计算机内部的各种外设(如网卡、声卡、显卡、USB 控制器等)。
PCI 总线结构有以下优点:
1.高带宽:PCI 总线的带宽可达 133 MB/s,支持高速数据传输。
2.灵活性:PCI 总线支持多种不同类型的设备,包括内存、I/O 和通信设备。
3.可插拔性:PCI 总线允许用户在不关闭计算机的情况下插拔设备,非常方便。
4.多设备支持:PCI 总线可以连接多个设备,支持多任务处理和并行操作。
4.5.4多层 PCI 总线结构
如果PCI总线上连接设备过多,总线的驱动能力不够,我们可以进行PCI桥进行扩展。
五、总线控制
总线上连接了多个设备,当多个设备同时向总线发出占用总线的请求,而总线在同一时刻只能由一对设备使用,这时就需要解决一个问题:判优控制。这对设备占用总线后要进行通信,如何完成这个通信过程,这就是另外一个问题:通信控制。
5.1总线仲裁(总线判优)(//决定总线归谁、使用)
总线控制器:需要有一个控制器来决定总线的使用权和对总线进行管理
同一时刻只能有一个设备控制总线传输操作,可以有一个或多个设备从总线接收数据。
将总线上所连接的各类设备按其对总线有无控制功能分为:
主设备:获得总线控制权的设备。
从设备:被主设备访问的设备,只能响应从主设备发来的各种总线命令。
为什么要仲裁?
总线作为一种共享设备,不可避免地会出现同一-时刻有多个主设备竞争总线控制权的问题。
总线仲裁的定义:
多个主设备同时竞争主线控制权时,以某种方式选择-一个主设备优先获得总线控制权称为总线仲裁
* 控制方式
集中式——控制逻辑集中在一处(早期通常在CPU内部)
分布式——控制逻辑分散到各个部件或设备上
①集中式
将总线的判优逻辑做到一部件上,如做到CPU中。集中式的总线判优控制又包含三种方法:----链式查询----计数器定时查询----独立请求方式②分布式将总线的判优逻辑左到多个部件上,如做到各个部件的端口上
(1)链式查询方式
链式查询方法中,共包含5条总线:数据线、地址线、BS(Bus State,总线状态线)、BR(Bus Request,总线请求线)、BG(Bus Grant,总线响应线)。
特征:各个接口都发出占用总线的申请,优先级由连接方式决定。如果一个I/O设备优先权较低,那么它就排在较后,很可能它提出的总线占用请求一直都不会应答。
特点:结构简单,扩展容易(不管设备为多少,仅需三根控制线即可)
对故障敏感(某个设备出错,其后的所有设备均无法操作)
远端响应机会小(存在饥饿现象),远端响应延迟大
缺点:对电路故障特别敏感,尤其是BG这条线。在向下传送过程中,如果一个接口出现了电路故障,后面的设备再也无法获得总线使用权。速度慢,因为会一直向下查询。
优点:结构特别简单,增删设备特别方便,优先级算法简单。进行可靠性设计时,比较容易实现,比如说把BS换成两条线,防止断了后电路无法工作。
用途:适用于微型计算机或一些简单的嵌入式设备。
(2)计数器定时查询方式
计数器定时查询方式包含5条线:数据线、地址线、设备地址、BS、BR,总线控制部件里有个计数器。当若干个I/O接口通过BR向总线控制部件发出占用总线申请,总线控制部件接收到请求后在能够响应的情况下,就会启动这个计数器,计数器的值通过设备地址这条线向外输出。比如说现在计数器的值是0,那就对I/0接口0进行查询,看看是否提出了占用总线申请。如果它没有提出申请,计数器的值就自动加1,然后对I/O接口1进行查询。这里I/O接口1提出了申请,通过BS这条线进行应答。
优点:优先级确定非常灵活。比如说每次优先级查询时,计数器的值都是从0开始的,然后1 2 3 4…一直到n。也可以让计数器的值从上一次停止的地方那个值开始,那就变成了循环优先级。
用一组设备地址线替代原来的BG,由于取消了BG,所以故障敏感特性消失,只有设备地址线上的地址值与请求设备的编号相同时,设备才能获得总线。
特点:扩展受地址线位数限制(如设备地址线仅3位,则最多设备数为8个)
对故障不敏感
各设备优先级相同(请求时设备地址线数值随机)
响应的延迟可能小,亦可能大(响应时间无法预期)
(3)独立请求方式
前面两种方式查找哪一个高优先级设备提出了总线占用请求都是按顺序查找的,顺序比较慢。独立请求方式改变了这种方式,每个I/O接口都增加了BR和BG线。当多个I/O接口通过各自的BR向总线控制部件发出占用总线申请时,总线控制部件内部的排队其对优先级进行排队。
每一个设备均有一组BR和BG,所以响应时间短,但硬件开销较大(线数多),总线控制器内需要一个优先级排队器。
(4)分布式总线仲裁方式
各设备有自己的仲裁电路,操作时向共享的优先级地址线发自己的优先级号,然后回收地址线上的数值,根据回收的数据决定是否使用总线。(具体的判断规则略)
特点:不需要中央仲裁器,每个潜在的主模块都有自己的仲裁器和仲裁号,多个仲裁器竞争使用总线。
当设备有总线请求时,它们就把各自唯一的仲裁号发送到共享的仲裁总线上
每个仲裁器将从仲裁总线上得到的仲裁号与自己的仲裁号进行比较;
如果仲裁总线上的号优先级高,则它的总线请求不予响应,并撤销它的仲裁号;
最后,获胜者的仲裁号保留在仲裁总线上。
5.2总线通信控制
目标 解决通信双方 协调配合 问题
数是否送到总线上、对方是否接收、数是否撤销、下一次是否开始
总线传输周期
5.2.1总线通信的四种方式
5.2.2同步通信
* 无需感知对方,按固有时钟周期来处理
* 时钟可共享同一个,亦可彼此各有一个(但使用前需协调同步)
读数据操作时序关系
同步式数据输出
例:假设CPU采用同步式数据输出向一个模块输出数据。
相同的,也有一个总线传输周期,分成了四部分
![]()
在T1时钟上升前,主设备必须要给出地址信号。
在T1时钟下降前,必须要给出数据。
在T2时钟上升前,必须要给出写命令。
在T3时钟做数据写入操作。
在T4时钟上升前,主设备撤销数据、撤销写命令。
在T4时钟结束前,撤销地址信息。
同步数据传输方式总结
总结:同步式数据传输方式出适用于总线长度较短,并且各个模块存取时间比较一致的情况
特点:1.需要有一个定宽定距的时标来控制整个数据的传输过程,同时在固定的时间点要给出固定的操作。2.配合简单一致、信号传输速率高、时钟的频率向慢速设备看齐(对快速设备而言效率较低)
5.2.3异步通信
* 需要感知对方的操作,一般用一组应答来进行双方的联络信号
* 单边控制(只一端控制,另一端无需回应) //控制简单,但容易出错
a、源部件控制(即发送端)
发送端送出数据,同时发数据就绪状态(用该状态信号锁存数据给对方端),理想情况是接收端收到就绪状态,取走数据(接收端不发回应信号)。
b、目的部件控制(即接收端)
接收端发出数据请求,延迟一定时间(接收端认为理想情况下,发送端应该接收到该信号并已进行了处理),然后取走数据。整个过程不接收发送端任何信号。
和同步通信相比,没有定宽定距的时隙,但是多了两条线:请求线(主设备发出)和应答线(从设备应答)。
异步数据传输方式总结
相关计算
5.2.4半同步通信(同步、异步结合)
同步:发送方用系统时钟前沿发信号,接收方用系统时钟后沿判断、识别。
异步: 允许不同速度的模块和谐工作,增加一条 “等待”响应信号 WAIT正常流程如下:
5.2.5上述三种通信的共同点
一个总线传输周期(以输入数据为例)可以分成以下三部分:
①主模块发地址 、命令。这个过程需要占用总线
②从模块准备数据。这个过程不占用总线,总线是空闲的,这对总线资源来说是一种浪费。
③从模块向主模块发数据。这个过程需要占用总线
5.2.6分离式通信
分离式通信可以充分挖掘系统总线每个瞬间的潜力,一个总线传输周期被分为两个子周期。
①子周期1:主模块 申请 占用总线,使用完后即 放弃总线 的使用权
②子周期2:从模块 申请 占用总线,将各种信息送至总线上
将总线传输周期化分成两个子周期就将总线空闲的那一段让出来了
分离式通信的例子
一个硬盘挂在通道上,在程序执行过程中,我们要从硬盘读取数据。对硬盘读取数据要分三部操作:
①定位:磁头在硬盘的表面进行镜像移动,移动到指定的磁道。这个时间比较长,一般需要几十毫秒
②找指定的扇区:磁头停止在硬盘表面,硬盘本身围绕一个轴转动。假设我们是5000转的磁盘,等待指定的扇区转到这个磁头的下面,平均的时间大概是6秒左右,然后才能开始读取数据。
③读取数据:假设每秒读取33M字节,一个磁盘的扇区大概是512个字节,这样我们只需要几微秒就将磁盘数据读出来。
如果通道发出定位命令后,通道和总线就断开了,硬盘控制器控制磁盘完成定位操作。找到扇区后,硬盘再次向通道发出请求,通道再让它们进行数据传输。这样就充分利用了总线每一瞬间的潜力。
分离式通信的特点
①各模块有权申请占用总线
②采用同步方式通信,不等对方回答
③各模块准备数据时,不占用总线
④总线被占用时,无空闲
总之,充分提高了总线的有效占用
六、课后题
6.1选择题
1、计算机使用总线结构便于增加外设,同时( C )
A. 减少了信息传输量 B. 提高了信息的传输速度
C. 减少了信息传输线的条数 D. 以上均不对
2、计算机使用总线结构的主要优点是便于实现积木化,缺点是( C )
A. 地址信息、数据信息和控制信息不能同时出现
B. 地址信息和数据信息不能同时出现
C. 两种信息源的代码在总线中不能同时传送
D. 数据信息不能双向传送
3、总线中地址线的作用是( C )
A. 用于选择存储器单元 B. 用于选择进行信息传输的设备
C. 用于指定存储器单元和I/O设备接口电路的选择地址 D. 以上均不对
4、微型机读/写控制信号的作用是( D )
A. 决定数据总线上的数据流方向
B. 控制存储器操作(读/写)的类型
C. 控制流入、流出存储器信息的方向
D. 以上的任一种作用
D. 以上的任一种作用。微型机的读/写控制信号可以决定数据总线上的数据流方向,控制存储器操作(读/写)的类型以及控制流入、流出存储器信息的方向。这些信号对于控制微型机的操作和存储器的访问非常重要。
5、在三种集中式总线控制中,响应时间最快的方式是( C )
A. 链式查询 B. 计数器定时查询 C. 独立请求 D. 以上三种均可
6、在三种集中式总线控制中独立请求方式响应时间最快,是以( B )为代价的
A. 增加处理机的开销 B. 增加控制线数
C. 增加存储器的容量 D. 增加处理机的时钟频率
7、同步通讯之所以比异步通讯具有较高的传输频率是因为( E )
A. 同步通讯不需要应答信号
B. 同步通讯方式的总线长度较短
C. 同步通讯用一个公共的时钟信号进行同步
D. 同步通讯各部件存取时间比较接近
E. 以上各种因素综合的结果
8、在系统总线的数据线上,不可能传输的是( C )
A. 指令 B. 操作数 C. 握手(应答)信号 D. 中断类型号
在系统总线的数据线上,不可能传输的是握手(应答)信号。握手(应答)信号属于控制信号,是在通信总线上传输的。数据线主要用于传输数据、指令和操作数等信息。中断类型号也可以通过数据线进行传输。
9、假设某系统总线在一个总线周期内并行传送4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是( B )
A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s
总线的最大数据传输率(一秒钟内传输的数据量)
总线带宽计算公式: B=W×F/N
W-总线宽度;F-总线时钟频率;N-完成一次数据传送所用时钟周期数
F/N实际上就是总线工作频率
总线频率为200MHz,总线宽度64位,一个总线周期等于4个时钟周期 ,则此总线的带宽是_______MB/S。
带宽 = 总线频率 × 总线宽度 / 8
其中,总线频率单位为MHz,总线宽度单位为位,带宽单位为MB/s。
根据题目中给出的信息,总线频率为200MHz,总线宽度为64位,因此可以得到:
带宽 = 200 × 64 / 8 = 1600 MB/s
但是题目中还给出了一个条件,即一个总线周期等于4个时钟周期,因此需要将带宽除以4,才是每个时钟周期内能够传输的数据量:
每个时钟周期内能够传输的数据量 = 1600 / 4 = 400 MB/s
因此,答案为400。
10、某同步总线的时钟频率为100 MHz,宽度为32位,地址/数据总线复用,每传输一个地址或数据占用一个时钟周期。若该总线支持突发(猝发)传输方式,则一次“主存写”总线事物传输128位数据所需要的时间至少是( C )
A. 20ns B. 40ns C. 50ns D. 80ns
数据传输类型:单周期方式和突发(burst)方式。
单周期方式:一个总线周期只传送一个数据。
突发方式:取得主线控制权后进行多个数据的传输。寻址时给出目的地首地址,访问第1个数据,数据2到n的地址在首地址基础上按一定规则自动寻址(如自动加1)。
考点:1个地址期+4个数据期=5个时钟周期
T=5*1/ 100M=5*(1/100*106)=50ns
11、下列选项中的英文缩写均为总线标准的是( D )
A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA
C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、PCI-Express
12、下列关于USB总线特征的描述中,错误的是( D )
A. 可实现外设的即插即用和热插拔 B. 可通过级联方式连接多台外设
C. 是一种通信总线,可连接不同的外设 D. 同时可传输2位数据,数据传输率高
A. 可实现外设的即插即用和热插拔,这是USB总线最为人所知的特性之一。通过USB接口插入外设时,操作系统会自动识别并安装相应的驱动程序,无需手动安装或重启计算机。同时,USB支持热插拔,也就是说,可以在计算机运行时连接或拔出外设,而不会对系统产生影响。
B. 可通过级联方式连接多台外设。USB总线是一种支持多级拓扑结构的总线,即多个USB设备可以通过集线器连接到计算机上,而集线器本身也可以通过另一个集线器连接到计算机上,形成多级拓扑结构。
C. 是一种通信总线,可连接不同的外设。USB总线是一种通用的通信总线,支持连接各种类型的外设,例如鼠标、键盘、打印机、扫描仪、数码相机、移动存储设备等等。
选项 D 错误,因为 USB 总线可以同时传输多位数据,并且数据传输速率可以根据不同的 USB 标准达到不同的速度,例如 USB 1.x 标准最高传输速率为 12 Mbps,而 USB 3.x 标准最高传输速率可达到 5 Gbps。
13.假定一个同步总线的工作频率为33Mhz,总线中有32位数据线,每个总线时钟传输一次数据,则该总线的最大数据传输率为(B )。
A、 66MB/s
B、 132MB/s
C、 528MB/s
D、 1056MB/s
根据最大数据传输率的公式:
最大数据传输率 = 每次传输的数据位数 × 总线工作频率 / 8
将数据位数和总线工作频率代入公式,有:
最大数据传输率 = 32 × 33MHz / 8 = 132MB/s
因此,选项B为正确答案。
14、假定有n个设备挂接在总线上,采用链式查询方式时,需要的总线请求线的条数为( )。
A、 1
B、 2
C、 n
D、 2n
15、假定有n个设备挂接在总线上,采用独立请求方式时需要的总线请求线的条数为( )。
A、 1
B、 2
C、 n
D、 2n
16.总线控制机构为解决N个部件使用总线时优先次序的裁决,集中式独立请求,需另外增加控制线
根数为( )。
A、 3
B、 2N
C、 2
D、 N+2
17.利用串行方式传送字符,每秒钟传送的数据位数常称为波特。假设数据传送速率是880个字符/秒,每一个字符格式规定包含起始位1位、停止位1位、校验位1位、7个数据位,问传送的波特数是______,比特率是_____。
由题意可知,每秒钟传送的比特数等于总共传送的字符数乘以每个字符的位数。因为每个字符的格式包括起始位、停止位、校验位和7个数据位,所以每个字符的位数是1+7+1+1=10位。因此,总共传送的比特数为:
880个字符/秒 × 10位/字符 = 8800比特/秒
6.2考研题
1.(P269-30)【2018统考真题】下列选项中,可提高同步总线数据传输率的是(B)。
I. 增加总线宽度 II. 提高总线工作频率
III. 支持突发传输 IV. 采用地址/数据线复用
A.仅I、II
B.仅I、II、III
C.仅III、IV
D.I、II、III 和 IV
2.(P269-31)【2019统考真题】假定一台计算机采用 3 通道存储器总线,配套的内存条型号为 DDR3-1333,即内存条所接插的存储器总线的工作频率为1333 MHz,总线宽度为 64 位,则存储器总线的总带宽大约是(B)。
A. 10. 66 GB/s
B. 32 GB/s
C. 64 GB/s
D. 96 GB/s
根据题意,可以使用以下公式计算存储器总线的总带宽:
总带宽 = 存储器总线频率 × 存储器总线位宽 × 存储器通道数 ÷ 8
将题目中的数值代入计算,得到:
总带宽 = 1333 MHz × 64位 × 3通道 ÷ 8 = 32 GB/s
因此,答案为B. 32 GB/s。
3.(P269-32)【2020统考真题】QPI总线是一种点对点全工同步串行总线,总线上的设备可同时接收和发送消息,每个方向可同时传输20位信息(16位数据+4位校验位),每个QPI数据包有80位信息,分2个时钟周期传送,每个时钟周期传递2次。因此,QPI总线带宽为:每秒传送次数×2B×2。若QPI时钟频率为2.4GHz,则总线带宽为(C)。
A.4.8GB/s
B.9.6GB/s
C.19.2GB/s
D.38.4GB/s
每个时钟周期传递2次,QPI时钟频率为2.4GHz,因此每秒传送的次数=时钟频率2=2.4GHz2=4.8GHz。
QPI总线带宽为:每秒传送次数* 2B* 2=4.8GHz* 2B* 2=19.2GB/s。
公式中要乘2B是因为16位数据,乘2是因为分2个时钟周期传送。
4.(P275-10)【2021统考真题】下列关于总线的叙述中,错误的是(C)。
A.总线是在两个或多个部件之间进行数据交换的传输介质
B.同步总线由时钟信号定时,时钟频率不一定等于工作频率
C.异步总线由握手信号定时,一次握手过程完成一位数据交换
D.突发(Burst)传送总线事务可以在总线上连续传送多个数据
总线是传输信息的介质,是计算机内数据传输的公共路径,用于实现两个或两个以上部件之间的信息交换。选项A正确。同步总线采用公共的时钟信号进行定时,早期的总线通常一个时钟周期传送一次数据,因此总线工作频率等于总线时钟频率。现在有些总线一个时钟周期可以传送2次或4次数据,因此,总线工作频率是总线时钟频率的2倍或4倍。选项B正确。异步通信总线指前一个信号的结束就是下一个信号的开始。异步总线定时方式,没有统一的时钟,也没有固定的时间间隔,完全依靠传送双方相互制约的“握手”信号来实现定时控制。一次握手过程可能完成不止一位的数据交换。故C选项是错误的。在突发传送方式下,总线能够进行连续的成块数据传送,传送开始时,先给出数据块在存储器中的首地址,然后连续地传送数据块,后续数据的地址默认为前面数据的地址加1。故D正确。
5.下列选项中,在 I/O 总线的数据线上传输的信息包括(D)
I. I/O 接口中的命令字
II. I/O 接口中的状态字
III.中断类型号
A. 仅 I、II B. 仅 I、III
C. 仅 II、III D. I、II、III
6.3简答题
1.为什么要设置总线判优控制?常见的集中式总线控制有几种,各自的特点是什么?
总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种: 链式查询、计数器查询、独立请求;
特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大,连线多,成本较高。
2.什么是总线,总线如何分类。什么是总线的特性,描述一种总线需要描述几个特性?
总线是多个部件共享的传输部件。总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用。总线可以分为系统总线、I/O总线、存储器总线等不同类型。
总线的特性主要包括带宽、传输速率、传输模式、传输距离、连接方式、数据传输方式等。其中,带宽是指总线的最大数据传输量,通常以比特/秒(bps)或兆字节/秒(MB/s)为单位;传输速率是指每秒钟传输的数据位数,通常以波特率(bps)表示;传输模式包括同步传输和异步传输两种,同步传输需要在时钟的同步下进行数据传输,而异步传输则不需要时钟同步;传输距离是指总线能够传输的最大长度,超出该长度就需要使用中继器或放大器进行信号放大;连接方式分为并行总线和串行总线两种,串行总线可以有效提高数据传输的速率;数据传输方式包括单向传输和双向传输两种,双向传输可以实现数据的读写操作。
因此,描述一种总线通常需要描述其带宽、传输速率、传输模式、传输距离、连接方式、数据传输方式等多个特性
3. 为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?
总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种: 链式查询、计数器查询、独立请求;
特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大,连线多,成本较高。
4.试比较同步通信和异步通信
同步通信——由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。适合于速度差别不大的场合; 异步通信——不由统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。
5.什么是总线的数据传送数据,它与哪些因素有关
总线的数据传输是指在总线上进行数据交换的过程。它涉及到多个因素,包括总线的带宽、传输速率、总线的传输模式(同步或异步)、数据帧的大小和格式、数据传输的起始和终止时机等等。在进行数据传输时,需要按照总线协议中规定的时序和流程来进行,以确保数据能够正确地传输到目标设备。
6.什么是总线?总线传输有何特点?
总线是多个部件共享的传输部件。 总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用。 为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
7.何谓存储总线?何谓I/O总线?各有何特点?
存储总线是连接CPU和主存储器之间的专用总线,速度高。
1/O总线是连接主机(CPU)与1/O设备之间的总线,可扩展性好。