自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 Xilinx FPGA未使用管脚的默认电平设置方法

在vivado中,FPGA未使用管脚的默认电平设置方法方法一:直接在约束文件中写入tcl命令set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design]方法二:在软件中设置1,在run implementation后,点击open implementation design2,打开后右键点击Generate Bitstream,然后点击bitstream setting3,然后点击Configure additional

2021-03-31 17:17:02 10716 3

原创 FPGA 外置Flash的读写,用户数据存储

FPGA 外置Flash的读写,用户数据存储前言一,该功能验证平台及参考文章1,Xilinx xc7k325tffg676-22,vivado 2017.43,验证的flash芯片:MT25QL2563,参考文章:MT25QL256_datasheet二、实现的功能1,read Device ID2,设置4-byte模式5,flash的数据读写三,部分代码总结前言大多数FPGA内部不具有掉电存储程序的功能,所以都是外置flash存储器来存储程序,上电后加载flash中的程序到FPGA中,在运行。外置f

2021-03-29 10:06:35 10539 35

原创 vivado_hls 与 modelsim 联合仿真时报错,Failed to access library ‘unisims_ver‘ at “unisims_ver“

vivado_hls 与 modelsim 联合仿真时报错:vopt-19报错场景报错内容报错原因解决办法报错场景在vivado_hls中完成 C Simulation 和 C synthesis 后,进行 C/RTL Cosimulation时,在跑一段时间后,弹出ERROR提示,程序停止运行。报错内容# ** Error (suppressible): (vopt-19) Failed to access library 'unisims_ver' at "unisims_ver".# No

2021-02-04 15:01:34 3054 9

原创 1080P30Hz时序

1,General Progressive Video Format Timing (Positive Sync)2,value (1080P30-74.25MHz,1080P60-148.5MHz)Htotal = 2200 clkHblank = 280 clkHactive = 1920 clkHsync = 44 clkHfront = 88 clkHback = 148 clkVblank = 45 linesVactive = 1080 linesVfront = 4 li

2020-09-14 14:28:36 4421 1

原创 HDMI720x576P50Hz BT656时序的彩条视频流

720x576P50Hz`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: Q// // Create Date: 2020/08/28 10:29:00// Design Name: // Module Name: gen720x576p50Hz_BT656// Project Name:

2020-09-02 14:53:12 1438 6

原创 序列检测器-不用状态机

一个简单的序列检测器1,该检测器不使用状态机,采用将待测信号移位暂存,然后与目标序列比较的方法实现。2,目标序列的长度可自由修改`timescale 1ns / 1psmodule det( input wire clk , input wire i_rst_n , input wire i_data_in , output wire o_data_out);localparam DW = 6;loc

2020-08-19 10:13:05 1185

原创 FPGA GTP 4K30Hz SDI视频的接收,处理及发送的实现笔记

1,实现框架

2020-07-21 18:49:32 6792 11

原创 quartusII编译时出现Error (119013): Current license file does not support the EP4CE6F17C8 device

@[TOC](quartus编译时出现Error (119013): Current license file does not support the EP4CE6F17C8 device)1,软件安装及破解我使用的是 quartusII 12.1安装中切忌安装文件夹不能有空格和中文字符,安装在任何盘都行,我就是安装在D盘,然后确认软件破解没有问题,这个可以参考其他博客说的方法,破解软件的版本对应好自己的quartus版本,基本都能破解成功2,出现的问题软件安装成功后,直接从工程文件夹下打开工

2020-07-12 18:53:39 26980 10

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除