FPGA 外置Flash的读写，用户数据存储

已于 2022-05-11 20:57:19 修改
阅读量1w 收藏 119
点赞数 10
文章标签： fpga
于 2021-03-29 10:06:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qsj_csdn/article/details/115293789
版权

FPGA 外置Flash的读写，用户数据存储

前言

大多数FPGA内部不具有掉电存储程序的功能，所以都是外置flash存储器来存储程序，上电后加载flash中的程序到FPGA中，在运行。外置flash不仅可以作为存储程序使用，也可以存储任何你想存储的用户数据，这样可以更有效的利用flash的存储空间，本文不讲其寄存器及原理，这个网上很多。

一，该功能验证平台及参考文章

1，Xilinx xc7k325tffg676-2

2，vivado 2017.4

3，验证的flash芯片：MT25QL256

4，参考文章：MT25QL256_datasheet

5，工程网盘链接：https://pan.baidu.com/s/1HCBXLYvVRce5k5N_ro-3CA 提取码：cyfo

二、实现的功能

1，read Device ID

2，设置4-byte模式

3，flash的数据读写

三，部分代码

flash_spi：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: QSJ
// 
// Create Date: 2021/03/26 9:02:44
// Design Name: 
// Module Name: flash_spi
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

module flash_spi(
    input wire  sys_clk,
    input wire  i_rst_n,
    
    // ---------- spi port ---------
    output wire o_spi_clk,
    output wire o_spi_cs,
    output wire o_spi_mosi,
    input  wire i_spi_miso,
    
    // --------- data port -----------
    input  wire [7:0]  iv_write_data ,
    output reg         o_wr_1_byte_ok ,
    input  wire [15:0] iv_write_num,
    input  wire [15:0] iv_read_num,
    input  wire [3:0]  iv_cmd_type,
    output reg         o_flash_done,
    input  wire [7:0]  iv_flash_cmd,
    input  wire [31:0] iv_flash_addr,
    output reg  [7:0]  ov_read_data,
    output wire        o_read_data_vld

);


wire spi_clk;
reg spi_cs;
reg spi_mosi;
wire spi_miso;
assign o_spi_clk = spi_clk;
assign o_spi_cs = spi_cs;
assign o_spi_mosi = spi_mosi;
assign spi_miso = i_spi_miso;

reg read_data_vld;
reg [7:0] read_data;


reg  [2:0] spi_state;
reg spi_clk_en=1'b0;
reg data_come;

assign o_read_data_vld=read_data_vld;

assign spi_clk=spi_clk_en?sys_clk:0;


parameter IDLE         = 3'b000;
parameter CMD_SEND     = 3'b001;
parameter ADDRESS_SEND = 3'b010;
parameter READ_WAIT    = 3'b011;
parameter WRITE_DATA   = 3'b101;
parameter FINISH_DONE  = 3'b110;


reg [7:0]  cmd_reg;
reg [31:0] address_reg;
reg [7:0]  wr_bit_cnt;
reg [15:0] write_cnt;
reg [7:0]  rd_bit_cnt;
reg [15:0] read_cnt;
reg [15:0]  read_num_inner;

reg read_finish;

always @(negedge sys_clk)
begin
if(!i_rst_n)
	begin
		spi_cs<=1'b1;		
		spi_state<=IDLE;
		cmd_reg<=0;
		address_reg<=0;
	    spi_clk_en<=1'b0; 
		wr_bit_cnt<=0;
        write_cnt<=0;
        read_num_inner<=0;	
		o_flash_done<=1'b0;
		data_come<=1'b0;
		o_wr_1_byte_ok <= 1'b0;	
	end
else
	begin
	case(spi_state)
		IDLE: begin	  
				spi_clk_en<=1'b0;
				spi_cs<=1'b1;
				spi_mosi<=1'b1;	
			    cmd_reg<=iv_flash_cmd;
                address_reg<=iv_flash_addr;
		        o_flash_done<=1'b0;				
				if(iv_cmd_type[3]==1'b1) 
				begin
				   spi_state<=CMD_SEND;
                   wr_bit_cnt<=7;		
                   write_cnt<=0;
                   read_num_inner<=0;					
				end
		end
		CMD_SEND:
		begin 	
		    spi_clk_en<=1'b1;                        
		    spi_cs<=1'b0;                    
			if(wr_bit_cnt>0) 
			begin                  
			   spi_mosi<=cmd_reg[wr_bit_cnt];  
               wr_bit_cnt<=wr_bit_cnt-1'b1;						
			end				
			else 
			begin                                 
				spi_mosi<=cmd_reg[0];
				if ((iv_cmd_type[2:0]==3'b001) | (iv_cmd_type[2:0]==3'b100)) 
				begin 
 				    spi_state<=FINISH_DONE;
                end							 
                else if (iv_cmd_type[2:0]==3'b011)  
                begin 
				 	 spi_state<=READ_WAIT;
					 wr_bit_cnt<=7;
					 read_num_inner<=1;                 
				end
                else if (iv_cmd_type[2:0]==3'b000)  
                begin 
				 	 spi_state<=READ_WAIT;                  
					 wr_bit_cnt<=7;
					 read_num_inner<=17;                   
				end						
				else 
				begin	     
				    spi_state<=ADDRESS_SEND;
				    wr_bit_cnt<=31;
				end
			end
		end
		ADDRESS_SEND:
		begin 
			if(wr_bit_cnt>0)  
			begin                       
				spi_mosi<=address_reg[wr_bit_cnt];          
                wr_bit_cnt<=wr_bit_cnt-1;						
			end				
			else begin                         
			   spi_mosi<=address_reg[0];   
               if(iv_cmd_type[2:0]==3'b010) 
               begin           
 					 spi_state<=FINISH_DONE;	
               end
               else if (iv_cmd_type[2:0]==3'b101) 
               begin	 				
			        spi_state<=WRITE_DATA;
				    wr_bit_cnt<=7;                       
			   end			 
			   else begin
				    spi_state<=READ_WAIT;
			        read_num_inner<=iv_read_num;                 						 
               end						 
			end
		end
		READ_WAIT: 
		begin   
		     if(read_finish)  
		     begin
			     spi_state<=FINISH_DONE;
				 data_come<=1'b0;
			  end
			  else
			     data_come<=1'b1;
		end		
		WRITE_DATA: 
		begin  
		   if(write_cnt<iv_write_num) 
		   begin                  
			   if(wr_bit_cnt>0) 
			   begin                       
					spi_mosi<=iv_write_data[wr_bit_cnt];
                    wr_bit_cnt<=wr_bit_cnt-1'b1;	
                    o_wr_1_byte_ok <= 1'b0;					
				end				
				else  
				begin                                 
					 spi_mosi<=iv_write_data[0];     
					 wr_bit_cnt<=7;
					 o_wr_1_byte_ok <= 1'b1;		
					 write_cnt<=write_cnt+1'b1;
				end
			end
         else 
         begin
			spi_state<=FINISH_DONE;
			spi_clk_en<=1'b0;
			o_wr_1_byte_ok <= 1'b0;	
			write_cnt <= 0;
		 end
				 
		end
		FINISH_DONE:
		begin
 		      spi_cs<=1'b1;
			  spi_mosi<=1'b1;
			  spi_clk_en<=1'b0;
			  o_flash_done<=1'b1;
			  spi_state<=IDLE;
		end
		default:spi_state<=IDLE;
		endcase		
	end
end
	

always @(posedge sys_clk)
begin
	if(!i_rst_n)
	begin
			read_cnt<=0;
			rd_bit_cnt<=0;
			read_finish<=1'b0;
			read_data_vld<=1'b0;
			read_data<=0;
			ov_read_data<=0;
	end
	else
		 if(data_come)   
		 begin
			if(read_cnt<read_num_inner) 
			begin 
				if(rd_bit_cnt<7) 
				begin       
					 read_data_vld<=1'b0;
					 read_data<={read_data[6:0],spi_miso};
					 rd_bit_cnt<=rd_bit_cnt+1'b1;
				end
				else  
				begin
					 read_data_vld<=1'b1;      
					 ov_read_data<={read_data[6:0],spi_miso};
					 rd_bit_cnt<=0;
					 read_cnt<=read_cnt+1'b1;
				end
			end				 			 
			else begin 
				 read_cnt<=0;
				 read_finish<=1'b1;
				 read_data_vld<=1'b0;
			end
		end
		else 
		begin
		    read_cnt<=0;
		    rd_bit_cnt<=0;
		    read_finish<=1'b0;
		    read_data_vld<=1'b0;
		    read_data<=0;
		end
end			

endmodule

flash_cmd：


`timescale 1ns / 1ps
//
// Company: 
// Engineer: QSJ
// 
// Create Date: 2021/03/26 9:04:02
// Design Name: 
// Module Name: flash_cmd
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module flash_cmd(
    input sys_clk,
	input i_rst_n,
    input i_wr_flash_start,
    input i_rd_flash_start,
    input i_rd_device_id_start,
    input i_subsector_erase_start,
    
    input  wire [7:0]  iv_write_data ,
    output wire        o_wr_1_byte_ok ,
    input  wire [15:0] iv_write_num,
    input  wire [15:0] iv_read_num,
    
    input  wire [31:0] iv_base_addr    ,

    output o_spi_clk  , 
	output o_spi_cs   ,    
	output o_spi_mosi ,  
	input  i_spi_miso ,
	
	output [7:0] ov_rd_data,
	output       o_rd_data_vld
	 

);
	 

reg [7:0] flash_cmd_def;
reg [3:0] cmd_type;

wire flash_done;
wire [7:0] read_data;
wire read_data_vld;


reg [4:0] curr_state = 'd15;
always @ ( posedge sys_clk )
begin
    if( !i_rst_n ) begin
			curr_state <= 'd15;
			flash_cmd_def <= 8'd0;
			cmd_type <= 4'b0000;
	 end
	 else 
	 begin
	     case( curr_state ) 
             'd0://idle
              if(i_wr_flash_start)             curr_state <= 'd8 ;
              else if(i_rd_flash_start)        curr_state <= 'd13;
              else if(i_rd_device_id_start)    curr_state <= 'd1 ;
              else if(i_subsector_erase_start) curr_state <= 'd3 ;
              else                             curr_state <= 'd0;
              
// --------------  read device ID  ------------------
			'd1://Read Status Register:05H
             if( flash_done ) 
             begin 
                 if (read_data[0]==1'b0) 
                 begin 
                      flash_cmd_def <= 8'h00; 
                      curr_state <= 'd2; 
                      cmd_type <= 4'b0000; 
                 end
                 else 
                 begin 
                      flash_cmd_def <= 8'h05; 
                      cmd_type <= 4'b1011; 
                 end
             end
             else 
             begin 
                  flash_cmd_def <= 8'h05; 
                  cmd_type <= 4'b1011; 
             end
	      'd2:// Read Device ID:9FH
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     if(read_data == 8'hFF) // if the device id is error
			         curr_state <= 'd1; 
			     else
			         curr_state <= 'd0; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h9f; 
			     curr_state <= curr_state; 
			     cmd_type <= 4'b1000; 
			end	


// --------------  Erase  ------------------
          'd3://Read Status Register:05H
             if( flash_done ) 
             begin 
                 if (read_data[0]==1'b0) 
                 begin 
                      flash_cmd_def <= 8'h00; 
                      curr_state <= 'd4; 
                      cmd_type <= 4'b0000; 
                 end
                 else 
                 begin 
                      flash_cmd_def <= 8'h05; 
                      cmd_type <= 4'b1011; 
                 end
             end
             else 
             begin 
                  flash_cmd_def <= 8'h05; 
                  cmd_type <= 4'b1011; 
             end
	      'd4://Write Enable:06H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd5; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h06; 
			     curr_state <= curr_state; 
			     cmd_type <= 4'b1001; 
			end
	
			'd5://4-byte address mode Sector Erase:DCH  Subsector Erase:21H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd6; 
			     cmd_type<=4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h21; 
			     curr_state <= curr_state; 
			     cmd_type <= 4'b1010; 
			end
			
			'd6://Read Status Register:05H
			if( flash_done ) 
			begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd7; 
			         cmd_type <= 4'b0000; 
			    end
				else 
				begin 
				    flash_cmd_def <= 8'h05; 
				    cmd_type <= 4'b1011; 
				end
			end
			else 
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end

	      'd7://Write disable: 04H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd0; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h04; 
			     cmd_type <= 4'b1100; 
			end			
			

// --------------  write Data  ------------------
			'd8://Read Status Register:05H
			if( flash_done ) 
			begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd9; 
			         cmd_type <= 4'b0000; 
			    end
			    else 
			    begin 
			         flash_cmd_def <= 8'h05; 
			         cmd_type <= 4'b1011; 
			    end
			end
			else 
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end

	      'd9://Write Enable:06H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd10; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h06; 
			     cmd_type <= 4'b1001; 
			end 


	      'd10://4-byte address page program: write data to flash
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd11;
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h12; 
			     cmd_type <= 4'b1101; 
			end

			'd11://Read Status Register:05H
			if( flash_done ) 
			begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd12; 
			         cmd_type <= 4'b0000; 
			    end
				else 
				begin 
				     flash_cmd_def <= 8'h05; 
				     cmd_type <= 4'b1011; 
				end
			end
			else
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end

	      'd12://Write disable: 04H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd0; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h04; 
			     cmd_type <= 4'b1100; 
			end		


// --------------  read Data  ------------------
			'd13://Read Status Register:05H
			if( flash_done ) begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd14; 
			         cmd_type <= 4'b0000; 
			    end
				else 
				begin 
				    flash_cmd_def <= 8'h05; 
				    cmd_type <= 4'b1011; 
				end
			end
			else 
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end
					
			'd14://4-byte address read flash data
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd0; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h13; 
			     cmd_type <= 4'b1110; 
			end


// --------------  enter 4-byte mode  ------------------		
            'd15://Read Status Register:05H
			if( flash_done ) begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd16; 
			         cmd_type <= 4'b0000; 
			    end
				else 
				begin 
				    flash_cmd_def <= 8'h05; 
				    cmd_type <= 4'b1011; 
				end
			end
			else 
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end	
			'd16://Write Enable:06H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd17; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h06; 
			     cmd_type <= 4'b1001; 
			end 


	      'd17://Enter 4-byte address mode:B7H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd18;
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'hB7; 
			     cmd_type <= 4'b1001; 
			end

			'd18://Read Status Register:05H
			if( flash_done ) 
			begin 
			    if (read_data[0]==1'b0) 
			    begin 
			         flash_cmd_def <= 8'h00; 
			         curr_state <= 'd19; 
			         cmd_type <= 4'b0000; 
			    end
				else 
				begin 
				     flash_cmd_def <= 8'h05; 
				     cmd_type <= 4'b1011; 
				end
			end
			else
			begin 
			     flash_cmd_def <= 8'h05; 
			     cmd_type <= 4'b1011; 
			end

	      'd19://Write disable: 04H
			if( flash_done ) 
			begin 
			     flash_cmd_def <= 8'h00; 
			     curr_state <= 'd1; 
			     cmd_type <= 4'b0000; 
			end
			else 
			begin 
			     flash_cmd_def <= 8'h04; 
			     cmd_type <= 4'b1100; 
			end
	      endcase
	 end
end



reg [31:0] base_addr;
always @ ( posedge sys_clk)
begin
    if( !i_rst_n ) begin
		  base_addr <= 'd0;
	 end
	 else 
	 begin
	      if(curr_state == 0)
	      begin
	          if(i_wr_flash_start|i_rd_flash_start|i_subsector_erase_start) base_addr <= iv_base_addr ;
              else                                                          base_addr <= 'd0;
	      end
	      else base_addr <= base_addr ;
	 end
end

flash_spi U_flash_spi(
    .sys_clk( sys_clk ),  
    .i_rst_n( i_rst_n ),   
    
    .o_spi_clk  ( o_spi_clk      ),
    .o_spi_cs   ( o_spi_cs       ),
    .o_spi_mosi ( o_spi_mosi     ),  
    .i_spi_miso ( i_spi_miso     ),    
     
    .iv_write_data  ( iv_write_data   ),
    .o_wr_1_byte_ok ( o_wr_1_byte_ok  ),
    .iv_write_num   ( iv_write_num    ),
    .iv_read_num    ( iv_read_num     ),
    .iv_cmd_type    ( cmd_type        ),	  
    .o_flash_done   ( flash_done      ),   
    .iv_flash_cmd   ( flash_cmd_def       ),
    .iv_flash_addr   ( base_addr       ), 
    .ov_read_data   ( read_data       ),    
    .o_read_data_vld( read_data_vld   )  
);

assign ov_rd_data    = read_data;
assign o_rd_data_vld = (curr_state == 'd14) ? read_data_vld : 0;

endmodule

总结

以上就是全部内容，仅做个人记录，若需要对flash进行更多操作，可阅读flash对应的datasheet。
有完整的VIVADO FPGA测试工程。
工程未经过全面的调试，有问题请指正！

qsj_csdn
关注
  • 10
    点赞
  • 踩
  • 119
    收藏
    觉得还不错? 一键收藏
  • 35
    评论
keil将程序装入外部FLASH详解
waitig's blog
08-16 2万+
keil下将程序装入外部FLASH的过程详解及出现问题的解决方案
Xilinx FPGA SPI FLASH 启动加载流程
03-08
Xilinx FPGA SPI FLASH外挂FLASH启动设置，步骤详细，每步骤都有截图，如何生成MCS文件，如何匹配所使用的FLASH型号，如何通过SPI加载MCS文件，非常详细
FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明.zip
03-16
FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明，由于 FPGA 是基于 SRAM 结构的，程序掉电后会丢失，所以需要一个外置 Flash 保存程序， FPGA 每次上电后去读取 Flash 中的配置程序，在 ALINX 开发板中，很多使用的是 SPI 接口的 nor flash，这种 flash 只需要 4 根 IO。FPGA 的配置 flash 是特殊的 IO，上电时工作，FPGA 要使用这些 IO 来读取 Flash，读取完成后释放这些 IO 交给用户使用。 本实验做一个 SPI 主设备控制器，然后按照 spi Flash 数据手册的命令要求发出擦除、编程、 读取等指令，每次上电后将 flash 中第一个字节读取并显示出来，按键按下时，数字加 1 再写回 flash。
FPGA实现Flash读写操作
weixin_44678052的博客
03-02 7453
本篇文章所使用的Flash型号为M25P16，是ST公司的一款(好像还有一款同名的，是别的公司的)。容量为16Mbit，SPI接口，时钟速率可达50Mhz。要想完成对Flash的读写擦除操作，只需要弄懂两点即可：SPI时序 和 Flash操作指令。其他的细节和一些概念可以学习的过程中了解补充。
Altera FPGA 配置flash读写
最新发布
Go Forward Forever!
04-24 1128
Quartus中没有直接提供这个格式的文件，不过Quartus下用于Nios2开发的套件（nios2eda）中，有一个小工具：sof2flash在Nios2 Shell中启动这个工具，可以将sof文件转为.flash文件。查看这个.flash工具，就能发现这个文件的语法结构和MCS文件一样。
FPGA模块——SPI协议（读写FLASH）
Treasureljc的博客
11-25 3967
有个输入时序的要求 开始时CS拉低等待（tSLCH要求最小5ns）再开始， 结束时CS拉高等待（tSHSL用100ns ）再进行下一次操作。写使能：开始时CS拉低等待（tSLCH要求最小5ns）再开始，结束时CS拉高等待（tSHSL取100ns ）再进行下一次操作。方便进行读取和局部操作。100m时钟和clk_cnt配合进行数据的读取和输出（clk_cnt有等于1和0的时候）主机和从机在时钟上升沿放入要输出的数据，在时钟下降沿读取要输入的数据。数据写多了会把之前的数据覆盖掉，要判断操作是否完成。
vivado下MT25qu02g Flash 固化
jiguangshen的博客
08-05 1957
方法一：二进制bin文件固化 1.在Vivado 软件中找到Setting设置，进入，点击Bitstream选项，将bin_file勾选上，点击ok. 2.点击 generate bitstream，生成bit文件和 bin文件. 3.点击 Open Hardware Manager， 连接到板子. 4.在 Hardware面板中点击 (xc7vx290t)，选择 Add Configuration Memery Device. 5.找到Flash存储型号，点击ok，开发板的Flash型号时（.
【FPGA】FPGA实现SPI协议读写FLASH（一）----- M25P16操作概述
白码王子小张的博客
11-16 4453
FLASH（M25P16）概述及操作介绍
【紫光同创国产FPGA教程】——FPGA&CPLD的下载与固化
MYMINIEYE的博客
07-20 2457
紫光同创PGL50H开发平台（盘古50K开发板）
【SPI】W25Q64介绍
weixin_53328450的博客
08-02 7638
EX：通过SPI总共发过来3字节的地址，因为一页是256字节，所以一页内的【字节地址】就取决于最低一个字节，高位的两个字节对应【页地址】变化规律：每个块的起始为【XX 00 00】，结束地址为【XX FF FF】——每一块内地址变化范围为低位的2个字节。左下角第一个字节地址为【00 00 00h】，之后的空间地址依次自增，直到最后一个字节地址为【7F FF FFh】左下角第一个字节地址为【XX 00 00h】，之后的空间地址依次自增，直到最后一个字节地址为【XX FF FFh】
【正点原子FPGA连载】第四十五章FLASH读写实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
weixin_55796564的博客
11-23 4087
1）实验平台：正点原子新起点V2开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=609758951113 2）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html 3）对正点原子FPGA感兴趣的同学可以加群讨论：994244016 4）关注正点原子公众号，获取最新资料更新 第四十五章FLASH读写实验 FLASH存储器又称闪存，是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据
MT25QL256数据手册
07-06
MT25QL256系列数据手册
基于FPGA的SPI+Flash配置存储器复用的实现-论文
05-18
基于FPGA的SPI+Flash配置存储器复用的实现
AXI Quad SPI读写Flash做远程升级
热门推荐
q774318039a的博客
11-06 1万+
目录 简介 AXI Quad SPI IP设置 寄存器说明 AXI Quad SPI支持的通用命令 读flash id 读flash 数据 擦除扇区 写flash 数据 注意事项 简介 本文简要介绍xilinx 7系的AXI quad spi IP核的使用，主要用于读写boot用的flash(n25q128为例)做在线升级用。本文会略去很多细节，主要是因为我也没有搞得很懂，其次是很多细节可以在其他博客找到介绍。目前为止，我只尝试了使用axi lite接口配置寄存器...
Xilinx-Spartan6-学习笔记（24）：通过SPI总线读写FLASH
qq_42826337的博客
02-09 3035
Xilinx-Spartan6-学习笔记（24）：通过SPI总线读写FLASH 利用SPI总线实现对FLASH进行读写，写入255个数据再读出255个数据。 一、SPI总线时序介绍
FPGA-利用SPI总线进行flash操作
Vuko_Coding Zone
09-27 3385
first 感谢开源骚客Kevin的视频讲解，需要了解的话自行付费（不算广告吧，，） 学习操作之前，要先清楚概念。要了解什么是flash： FLASH闪存 是属于内存器件的一种，"Flash"。闪存则是一种非易失性（ Non-Volatile ）内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。 各类 DDR...
FPGA——SPI总线详解（概念）
居安士的博客
07-17 4859
FPGA的spi概念，用spi操作flash概念，包括 SPI简介 SPI4种模式 SPI时序 使用SPI总线实现对flash的控制 flash芯片管脚： flash芯片存储 写使能模块 读状态模块 擦除模块 页读模块 页写模块
SPI协议学习Cubmx——读写Flash W25Q64
W_Oilpicture的博客
04-30 4106
这是最好的时代，这是最坏的时代； 这是智慧的时代，这是愚蠢的时代； 这是信仰的时期，这是怀疑的时期； 这是光明的季节，这是黑暗的季节； 这是希望之春，这是失望之冬； 人们面前有着各样事物，人们面前一无所有； 人们正在直登天堂，人们正在直下地狱。 ——狄更斯《双城记》 一、SPI简介 SPI(Serial Peripheral Interface)，从英文上理解，顾名思义就是串行外围设备接口。该协议是由摩托罗拉公司提出的通讯协议，是一种高速全双工的通信总线。它被广泛地使用在 ADC、LCD 等设备.
FPGA学习进程——spi与flash存储的结合使用
qq_40851127的博客
10-29 1720
FPGA学习进程——spi与flash存储的结合使用 实现功能 通过按键控制，使用UART串口传输与spi传输协议，将数据于计算机，FPGA以及flash芯片三者间进行任意传输。 具体功能 按下按键，实现flash中id读取指令，并将ID显示与pc端 按下按键，实现flash中写地址指令，并将ID显示与pc端 按下按键，实现flash中数据读取指令，并将读取的数据显示与pc端 按下按键，实现flash中写入指令，将串口数据写入flash固定地址 按下按键，实现flash中擦除指令。 关于spi协议 是一种简
fpga nand flash读写
06-27
### 回答1： FPGA（现场可编程门阵列）是一种基于可编程逻辑块（PLBs）的半定制集成电路，可以编程实现各种电路逻辑和功能。NAND Flash是一种非易失性存储芯片，广泛应用于移动设备、数字相机、USB存储器等电子产品中。FPGA和NAND Flash都是重要的电子元器件，可以实现高效的数据读写操作。 在FPGA中使用NAND Flash进行读写操作时，需要首先进行芯片编程和初始化设置。在编程时需要选取正确的接口和协议，并针对具体的NAND Flash芯片进行相应的设置和配置。在初始化时需要设置好相关的时序和地址映射关系，以便实现正确的数据传输和读取。 在实际的数据读写操作中，FPGA可以通过使用DMA（Direct Memory Access）模块实现高效的数据传输。DMA模块可以直接从NAND Flash读取或写入数据，并将结果传输到FPGA内部的存储器或外部设备中。为了实现更高的读写速度，还可以使用缓存和预取技术，提高数据传输的效率和带宽利用率。 总的来说，FPGA和NAND Flash都是重要的电子元器件，可以实现高效的数据读写操作。在进行NAND Flash读写时，需要进行正确的编程和初始化设置，并使用DMA模块和缓存技术实现高效的数据传输，以便实现更快的读写速度和更高的带宽利用率。 ### 回答2： FPGA可以通过内置的硬件控制器来读写NAND Flash，实现高效的数据存取。在进行FPGA与NAND Flash连接时，需要使用FPGA的IO口对NAND Flash进行时序控制，以确保数据能够正确地读写。具体来说，FPGA可以使用SPI、SDIO、MMC等接口协议，通过控制NAND Flash的命令、地址、数据线来进行读写操作。在读取数据时，FPGA需要先发送读命令、片选信号和地址信息，然后从数据线上读取数据。当FPGA需要向NAND Flash写入数据时，同样需要先发送写命令、片选信号、地址和数据信息，以确保数据能够被正确存储。 在使用FPGA读写NAND Flash时，需要注意以下几点： 1. FPGA应该与NAND Flash之间连接正确，且连接线路应该按照NAND Flash数据手册的要求进行设置。 2. FPGA应该正确配置时序控制信号，以确保数据能够准确读写。 3. 在进行写操作时，需要确保数据已经被正确地缓存，否则可能会导致数据丢失或者损坏。 4. 在进行读写时，需要确保FPGA与NAND Flash的电源相一致，以避免不必要的电压峰值导致损坏。 总的来说，FPGA与NAND Flash的读写操作需要进行正确的时序控制，并且需要遵循NAND Flash数据手册的指导，以确保数据能够准确地存取。通过FPGA与NAND Flash的读写操作，可以实现高速、可靠的数据存取，适用于各种工业控制、计算机、通讯等领域的应用。
评论 35
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值