【实验目的】
1. 掌握控制器 CPU 设计的基本原理。
2. 能利用硬布线控制器的设计原理,在 logisim 平台中设计实现 32 位 MIPS 单周期 8
条核心指令的处理器电路。
3. 要求最终设计实现的 MIPS 处理器能运行实验包中的冒泡排序测试程序 sort.hex,
并统计程序执行的总周期数(时钟周期总数)。
【实验内容】
1. 设计实现 8 条核心指令译码信号的逻辑电路。
2.设计实现 ALU_OP 逻辑电路:
3.设计实现控制器输出控制信号的逻辑电路:
4.设计实现单周期 MIPS CPU 的数据通路: