![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
FPGA开发者
这个作者很懒,什么都没留下…
展开
-
LCD1602 IP Core之verilog代码
下面是综合代码:`timescale 1ns/1nsmodule LCD1602( input clk,//100M input rst_n, //user interface input wr_req_cmd, input wr_req_data, output reg wr_cmd_done, output reg wr_data_done, input row, input [3:0] col, input [7:0] data原创 2020-12-27 20:13:08 · 332 阅读 · 0 评论 -
BMP280之IIC读部分的 verilog代码
读可以为1-3个读突发:module bmp280_rd( input wire sclk,//system clock 100MHz input wire rst,//system reset,active high input wire start,//starting signal for sending datas input wire[7:0] regaddr,//register address input wire[2:0] burst_len, output reg原创 2020-12-25 09:48:44 · 400 阅读 · 0 评论 -
BMP280之IIC写部分的 verilog代码
下面为写部分代码module bmp280_wr( input wire sclk,//system clock 100MHz input wire rst,//system reset,active high input wire start,//starting signal for sending datas input wire[7:0] regaddr,//register address input wire[7:0] data,//data to be send out原创 2020-12-25 09:30:38 · 328 阅读 · 1 评论 -
DHT11之Verilog 驱动代码
测试平台: Vivado 2018.3+Xilinx XC7A35TFGG484-2关于DHT11时序,优缺点网上很多,就不说了.话不多说了,直接上代码:代码有不懂的地方欢迎与我交流.微信1247652780// -----------------------------------------------------------------------------// Copyright (c) 2014-2020 All rights reserved// ----------------原创 2020-12-13 11:21:47 · 1384 阅读 · 3 评论