- 博客(15)
- 收藏
- 关注
RSS订阅原创 adrv9009官方_app_talise.c阅读理解_JESD篇
该.C文件主要完成了talise_setup,跟9009官方提供的顺序逻辑完全一致。本篇主要探讨JESD204B Framer有关程序。即第17步开始。首先是Enable Talise JESD204B Framer，仅以RX为例。对应此处结构为先unable再enable？该函数指定帧生成器A/B的控制 定义了帧生成器A,则函数通过写入SPI操作来设置帧生成器A的链接状态。
2024-06-21 20:49:27
308
原创 adrv9009官方例程_headless.c中jesd_init和xcvr_init阅读理解
声明本地变量：struct adxcvr *xcvr 是指向 adxcvr 结构体的指针，uint32_t synth_conf 和 xcvr_type 是无符号32位整数变量，uint32_t i 是循环计数器，int32_t ret 是函数返回值。函数定义：int32_t axi_jesd204_rx_init 接受两个参数，一个是指向 axi_jesd204_rx 指针的指针 jesd204，另一个是一个包含初始化参数的结构体 init。如果是新版本，则直接使用 xcvr_type。
2024-06-21 16:15:38
1006
原创 vitis工程符号前有问号
现象大概是可以编译，会生成elf文件，但是仅仅是hello world却无法串口打印。已用其他程序测试过串口，硬件无问题，挺奇怪的…
2024-06-11 19:41:49
190
原创 adrv9009_no-OS_headless.c理解
打开指令和数据 Cache ，初始化 platform（包含 SPI 和 GPIO）## 定义初始化参数和指针–adc和dac和dmac及struct xil_gpio_init_param hal_gpio_param。
2024-05-10 15:57:02
259
1
原创 vivado/vitis 2021.1版创建no-OS工程时报错修改
搬运from：https://ez.analog.com/microcontroller-no-os-drivers/f/q-a/576835/no-os-make-error?报错提示这个，修改路径。
2024-04-19 14:49:06
194
原创 cpack+adrv9009
该内核从ADC接口“收集”样本并将其传递给DMA（或任何其他接收模块），数据流由ADC控制。通过一些例子可以最好地解释这一点。我们考虑一个通道数据宽度为32位的4通道ADC。当有效通道被置位时，ADC内核在其输出端为所有通道提供两个16位样本。在本例中，DMA 接口是交错的 8 个样本（128 位）流。这是因为无论ADC通道数据宽度如何，软件始终将数据视为“样本交错”。通道宽度为128位或16位的DMA内核可以接收相同的数据集。4.1pack_shell程序读取这个程序的主要作用是交织打包，是核心程序。
2024-04-11 11:48:39
1053
1
原创 基于BMP280的FPGA高度计+显示实现
如何实现指数转高度时:首先是通过Excel计算出了每单位精度1pa的大气压对应的高度，然后发现他们之间存在函数关系，在范围98000-99000内，平均每升高一帕降低0.0848m，所以通过添加先验条件如99000pa对应1953m的方式实现大气压强转换为高度。是因为设置了显示模式为一直刷新，实现屏幕动态实时的显示气压和高度，并且调节对比度的电阻为固定电阻，所以第二行看不清。使用了一段式状态机实现。是因为bmp280操作有明确的顺序，且设置模式为单次触发，采用一段式状态机，具有更好的可读性，便于维护。
2023-11-30 20:21:47
140
原创 画轴比时，随频率的变化，只画出了一个频率点的值
解决方法：首先确定在扫频设置里设置了sweep，然后注意这里的3D Fields Save Options要选上保存场数据。问题：为什么在画轴比时，随频率的变化，只画了一个频率点的值呢。
2023-09-18 16:15:41
288
原创 ISE报错MapLib:701-Signal XXX connected to top level port XXX has been removed.
这个报错的意思是这个信号在向顶层模块连接时被优化了，当时搜索了没有什么直接解决办法，查了一遍该信号也没发现明显的问题。本人遇到这个报错是从quartus移植代码过来时遇到的，在quartus那边无报错。最后解决方法：新建一个工程，再重新复制，然后问题得到了解决。
2023-05-30 23:28:48
444
3
原创 Modelsim出现empty
没有在csdn看到很好的答案，自己摸索了一下，如果确认前面的联合仿真等都设置好了，testbench也没有错的话，大概率是编译quartus里的.v文件时错了。我这边出现的情况就是手动添加了文件以后，重编译后Modelsim提示.v文件编译失败（不过在quartus里编译是没问题的。Modelsim 出现empty。
2023-04-05 10:45:10
502
1
原创 基于C#的RFID读写器上位机
基于C#的RFID读写器上位机准备工作流程准备原理的了解RFID原理-门禁系统所需元器件 RFID模块：RC-522 IC卡感应模块 送S50复旦卡 优信5.3[x]工作流程成功运作RFID标签上位机界面设计结合这两者，完成通信 计划任务 完成任务...
2020-10-04 11:11:36
3050
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人