DHT11之Verilog 驱动代码

最新推荐文章于 2023-11-21 22:12:41 发布
最新推荐文章于 2023-11-21 22:12:41 发布
阅读量1.3k 收藏 17
点赞数 2
分类专栏： FPGA 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/quanqiuying33/article/details/111089643
版权

测试平台: Vivado 2018.3+Xilinx XC7A35TFGG484-2
关于DHT11时序,优缺点网上很多,就不说了.
话不多说了,直接上代码:
代码有不懂的地方欢迎与我交流.微信1247652780

// -----------------------------------------------------------------------------
// Copyright (c) 2014-2020 All rights reserved
// -----------------------------------------------------------------------------
// Author : zhufu.liang	e-mail:1247652780@qq.com
// File   : dht11.v
// Create : 2020-12-12 21:04:12
// Revise : 2020-12-13 10:45:10
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------

module dht11(
	input	wire			clk,//100MHz
	input	wire			rst,
	input	wire			start,
	inout	wire			data_io,
	output	reg				vld_falg,
	output	reg		[7:0]	himi,
	output	reg		[7:0]	temp
);
	parameter	START_MAX 	=2000000-1;
	parameter	RESP_MAX  	=8200-1;
	parameter	LOW_MIN	  	=2200-1;
	parameter	LOW_MAX	  	=2800-1;
	parameter	HIGH_MIN	=6700-1;
	parameter	HIGH_MAX	=7500-1;
	parameter	END_MAX		=5300-1;


	parameter	IDLE	=5'b00_001;
	parameter	START	=5'b00_010;
	parameter	RESP	=5'b00_100;
	parameter	RECE	=5'b01_000;
	parameter	END 	=5'b10_000;

	reg	[4:0]	state;	
	reg	[1:0]	data_dly;
	reg			pos_flag;
	reg			neg_flag;
	reg	[21:0]	level_cnt;
	reg	[5:0]	bit_cnt;

	reg	[42:0]	data_temp;

	reg			oe;
	reg			data_o;
	reg			check_ok;

	always @(posedge clk) begin
		if (rst) begin
			oe<=1'b0;
		end
	    else if(state==START)begin
	        oe<=1'b1;
	    end
	    else begin
	    	oe<=1'b0;
	    end
	end

	assign data_io = (oe==1'b1)?data_o:1'bz;

	always @(posedge clk) begin
		if (rst) begin
			data_o<=1'b1;
		end
		else if (state==START && level_cnt==START_MAX) begin
			data_o<=1'b1;
		end
	    else if (state==START) begin
			data_o<=1'b0;
		end
	end

	always @(posedge clk) begin
		data_dly<={data_dly[0],data_io};
	end

	always @(*) begin
		if(data_dly==2'b10)begin
			neg_flag =1'b1;
		end
		else begin
			neg_flag =1'b0;
		end
	end

	always @(*) begin
		if(data_dly==2'b01)begin
			pos_flag =1'b1;
		end
		else begin
			pos_flag =1'b0;
		end
	end

	//state
	always @(posedge clk) begin
		if (rst) begin
			state<=IDLE;
		end
		else  begin
			case(state)
				IDLE:begin
					if(start==1'b1)begin
						state<=START;
					end
				end
				START:begin
					if(level_cnt == START_MAX)begin
						state<=RESP;
					end
				end
				RESP:begin
					if(pos_flag==1'b1 && level_cnt > RESP_MAX)begin
						state<=RECE;
					end
				end
				RECE:begin
					if(bit_cnt=='d41)begin
						state<=END;
					end
				end
				END:begin
					if(pos_flag==1'b1 && level_cnt > END_MAX)begin
						state<=IDLE;
					end
				end

				default:state<=IDLE;
			endcase
		end
	end

	//low_cnt
	always @(posedge clk) begin
		if (rst) begin
			level_cnt<='d0;
		end
		else begin
			case(state)
				START:begin
					if(level_cnt==START_MAX)begin
						level_cnt<='d0;
					end
					else if(data_o==1'b0)begin
						level_cnt<=level_cnt+1'b1;
					end
				end
				RESP:begin
					if(pos_flag==1'b1)begin
						level_cnt<='d0;
					end
					else if(data_dly[1]==1'b0)begin
						level_cnt<=level_cnt+1'b1;
					end
				end
				RECE:begin
					if(neg_flag==1'b1)begin
						level_cnt<='d0;
					end
					else if(data_dly[1]==1'b1)begin
						level_cnt<=level_cnt+1'b1;
					end
				end
				END:begin
					if(pos_flag==1'b1)begin
						level_cnt<='d0;
					end
					else if(data_dly[1]==1'b0)begin
						level_cnt<=level_cnt+1'b1;
					end
				end

				default:level_cnt<='d0;
			endcase
		end
	end

	//bit_cnt
	always @(posedge clk) begin
		if (rst) begin
			bit_cnt<='d0;
		end
		else if(state!=RECE)begin
			bit_cnt<='d0;
		end
		else if (state==RECE && neg_flag==1'b1 && level_cnt > LOW_MIN) begin
			bit_cnt<= bit_cnt+1'b1;
		end
	end

	//data_temp
	always @(posedge clk) begin
		if (rst) begin
			data_temp<='d0;
		end
		else if(state==RECE && neg_flag==1'b1 && level_cnt > LOW_MIN && level_cnt < LOW_MAX ) begin
			data_temp<={data_temp[38:0],1'b0};
		end
	    else if(state==RECE && neg_flag==1'b1 && level_cnt > HIGH_MIN && level_cnt < HIGH_MAX )begin
	        data_temp<={data_temp[38:0],1'b1};
	    end
	end

	//check_ok
	always @(posedge clk) begin
		if (rst) begin
			check_ok<=1'b0;
		end
		else if (state==END) begin
			check_ok<=({data_temp[39:32]+data_temp[15:8]+data_temp[23:16]+data_temp[31:24]}==data_temp[7:0])?1'b1:1'b0;
		end
	    else begin
	        check_ok<=1'b0;
	    end
	end

	//himi
	always @(posedge clk) begin
		if (rst) begin
			himi<='d0;
		end
		else if (state==END && pos_flag==1'b1) begin
			himi<= (data_temp[42:36]<<3) +(data_temp[40:36]<<1)+data_temp[35:32];
		end
	end

	//temp
	always @(posedge clk) begin
		if (rst) begin
			temp<='d0;
		end
		else if (state==END && pos_flag==1'b1 && data_temp[15]==1'b0) begin
			temp<= (data_temp[26:20]<<3)+(data_temp[24:20]<<1)+data_temp[19:16];
		end
		else if (state==END && pos_flag==1'b1 && data_temp[15]==1'b1) begin
			temp[6:0]	<= ~((data_temp[26:20]<<3)+(data_temp[24:20]<<1)+data_temp[19:16])+1'b1;
			temp[7]		<= 1'b1;
		end
	end

	//vld_falg
	always @(posedge clk) begin
		if (rst) begin
			vld_falg<=1'b0;
		end
		else if (state==END && pos_flag==1'b1) begin
			vld_falg<=1'b1;
		end
	    else begin
	        vld_falg<=1'b0;
	    end
	end

endmodule

下面为顶层:

// -----------------------------------------------------------------------------
// Copyright (c) 2014-2020 All rights reserved
// -----------------------------------------------------------------------------
// Author : zhufu.liang	e-mail:1247652780@qq.com
// File   : top_dht11.v
// Create : 2020-12-12 21:03:56
// Revise : 2020-12-12 22:54:08
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------

module top_dht11(
		input	wire		clk,//50MHz
		input	wire		rst_n,//active low
		inout	wire		data_io//data input/output
    );

	parameter	TIME_MAX = 200000000-1;//2s ==need more than 2s
	reg			start;//signal of start =2s
	wire		vld_falg;//valid data flag
	wire[7:0]	himi;//data of humidity
	wire[7:0]	temp;//data of temperature

	reg	[31:0]	time_cnt;//timer for 2s
	wire sclk;
	wire	rst;

	assign rst = ~rst_n;

	gen_clk100 inst_gen_clk100(
   		 // Clock out ports
   		 .clk_100m(sclk),     // output clk_100m
   		// Clock in ports
   		 .clk_in1(clk)
    );      // input clk_in1


	always @(posedge sclk) begin
		if (rst) begin
			time_cnt<='d0;
		end
		else if (time_cnt==TIME_MAX) begin
			time_cnt<='d0;
		end
	    else begin
	        time_cnt<=time_cnt+1'b1;
	    end
	end
	always @(posedge sclk) begin
		if (rst) begin
			start<=1'b0;
		end
		else if (time_cnt==TIME_MAX) begin
			start<=1'b1;
		end
	    else begin
	        start<=1'b0;
	    end
	end

	dht11  inst_dht11 (
			.clk      (sclk),
			.rst      (rst),//active high
			.start    (start),
			.data_io  (data_io),
			.vld_falg (vld_falg),
			.himi     (himi),
			.temp     (temp)
		);


	wire [127:0] probe0;
	assign  probe0 ={
		start,
		time_cnt,
		vld_falg,
		himi,
		temp
	} ;
	ila_0 ila_0_inst (
	.clk(sclk), // input wire sclk
	.probe0(probe0) // input wire [31:0] probe0
);

endmodule

最后为testbench:

// -----------------------------------------------------------------------------
// Copyright (c) 2014-2020 All rights reserved
// -----------------------------------------------------------------------------
// Author : zhufu.liang	e-mail:1247652780@qq.com
// File   : tb_dht11.v
// Create : 2020-12-12 21:04:19
// Revise : 2020-12-12 21:04:21
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------


`timescale 1ns/1ns

module tb_dht11 (); /* this is automatically generated */

	reg 		clk;
	reg			start;
	reg       	data_io_r;
	wand		data_io;
	wire       	vld_falg;
	wire [7:0] 	himi;
	wire [7:0] 	temp;

	// clock
	initial begin
		clk = 0;
		forever #(5) clk = ~clk;
	end

	// synchronous reset
	reg       	rst;
	initial begin
		start=0;
		data_io_r=1;
		rst <= 1;
		repeat(100)@(posedge clk)
		rst <= 0;
		#100;
		gen_data(32'h33005500);
		@(negedge vld_falg);
		#1000;

		gen_data(32'h77004480);
		@(negedge vld_falg);
		#1000;

		gen_data(32'h88006680);
		@(negedge vld_falg);
		#10000;
		$stop;
	end

	assign data_io = data_io_r;
	dht11 inst_dht11(
			.clk      (clk),
			.rst      (rst),
			.start	  (start),
			.data_io  (data_io),
			.vld_falg (vld_falg),
			.himi     (himi),
			.temp     (temp)
		);

	task gen_data;
		input [31:0] data;
		integer i;
		reg	[7:0]	check_sum;
		reg	[39:0]	temp;
		reg	[21:0]	tiem_cnt;
		begin
			check_sum={data[7:0]+data[15:8]+data[23:16]+data[31:24]};
			temp={data,check_sum};
			start=0;
			tiem_cnt=0;
			#10;
			start=1;
			#10;
			start=0;
			@(negedge data_io)
			@(posedge data_io)
			data_io_r=1;
			#13_000;
			data_io_r=0;
			#83_000;
			data_io_r=1;
			#87_000;
			for(i=0;i<40;i=i+1)begin
				data_io_r=0;
				#54_000;
				if(temp[39])begin
					data_io_r=1;
					#71_000;
				end
				else begin
					data_io_r=1;
					#24_000;
				end
				temp=temp<<1;
			end
			data_io_r=0;
			#54_000;
			data_io_r=1;
		end
	endtask

endmodule

板级验证:
在这里插入图片描述

FPGA开发者
关注
  • 2
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
DHT11.zip_Verilog实现dht11_dht11 verilog_dht11 verilog_verilog DH
07-13
verilog实现DHT11温湿度的读取
【FPGA】Verilog代码实现温湿度传感器DHT11
Ninquelote的博客
04-28 8159
#今天也是咸鱼的一天~ 因为参加Robei 杯 是要做一个机器人，先不说这个机器人具体怎么机器法，但是和外界互通的传感器肯定少不了，通过获取外界环境数据，进行处理，然后做出各种各样的功能。 先来讲个简单的模块，温湿度传感器DHT11。 DHT11介绍 DHT11是一款价格便宜，易于使用的温度湿度测量二合一传感器。它具有超小体积、极低功耗的特点。它使用单根总线与单片机进行双向的串行数据传输，信号传...
基于FPGA的DHT11数字温湿度传感器测试
热门推荐
孤独的单刀
08-19 1万+
通过本文您可能会了解：1、学会如何使用三段式状态机来实现DHT11数字温湿度传感器的驱动代码；2、加深对三段式状态机的理解与应用。
温湿度传感器DHT11通过串口UART输出verilog语言Basys3开发板
最新发布
diaojiangxue的博客
11-21 529
名称：温湿度传感器DHT11通过串口UART输出verilog语言Basys3（代码在文末下载）软件：VIVADO语言：Verilog代码功能：温湿度计传感器DHT11通过串口UART输出verilog代码1、使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示2、使用UART协议将温湿度数据通过串口发送至电脑FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.co。//2分频到50MHz。. bit_select(bit_select),//数码管位选。
Veriog之DHT11温湿度，拿来就用模块
果香酱的博客
08-06 573
拿来主义者，复用主义者，然而找了一圈没找到合适的，这个模块一搜能搜到很多关于该模块的代码，但是不同项目，设计的FPGA系统时钟可能不一样，换一个时钟频率就要改代码，麻烦。假设DH11模块使用的系统时钟频率为50MHz，而当前FPGA设计的主时钟为33MH在，而除了DH11之外，其它部分没有使用到50MHz的时钟，如果为了使用DH11的现有代码，就要PLL倍频时钟产生一个50MHz的时钟，这样就浪费了一个PLL资源，不划算；...
DHT11_dht11verilog_
10-04
了解这些基本信息后，开发者可以通过阅读"DHT11.v"源代码，深入理解DHT11传感器的Verilog驱动实现，以便于在自己的项目中使用或对其进行改进。对于初学者来说，这是一个很好的学习硬件描述语言和传感器驱动设计的...
温湿度传感器DHT11 FPGA verilog驱动代码 Quartus II 13.0工程文件.rar
02-05
在本项目中，我们将探讨如何使用Verilog驱动DHT11传感器，并通过FPGA将读取的数据展示在3位数码管上。 首先，DHT11传感器的工作原理是通过单总线协议与微控制器或FPGA通信。该协议的特点是数据传输只需要一根数据线...
dht11_温湿度计verilog语言_
10-03
7. **模块化设计**：为了提高代码的可读性和复用性，应将设计划分为多个小模块，如DHT11通信模块、数据解码模块、数码管驱动模块等。 8. **仿真与验证**：在编写Verilog代码后，需要使用仿真工具（如ModelSim、...
FPGA PGL22G驱动DHT11数字温湿度传感器【Verilog HDL驱动】.zip
05-10
在压缩包中的文件" FPGA PGL22G驱动DHT11数字温湿度传感器【Verilog HDL驱动】"可能是包含了整个项目的所有源代码、测试平台、文档等资源。用户可以通过解压这个文件，查看和学习如何使用Verilog HDL来设计FPGA驱动...
温湿度传感器DHT11读写Verilog驱动源码Quartus工程文件.zip
03-14
温湿度传感器DHT11读写Verilog驱动源码Quartus工程文件,FPGA读取DHT11温度湿度数据并通过数码管显示输出，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_dht11( input sys_clk , //系统时钟 input sys_rst_n, //系统复位 inout dht11 , //DHT11总线 input key , //按键 output [5:0] sel , //数码管位选信号 output [7:0] seg_led //数码管段选信号 ); //wire define wire [31:0] data_valid; wire [19:0] data ; wire [5:0] point ; //***************************************************** //** main code //***************************************************** //dht11驱动模块 dht11_drive u_dht11_drive ( .sys_clk (sys_clk), .rst_n (sys_rst_n), .dht11 (dht11), .data_valid (data_valid) ); //按键消抖模块 key_debounce u_key_debounce( .sys_clk (sys_clk), .sys_rst_n (sys_rst_n), .key (key), .key_flag (key_flag), .key_value (key_value) ); //按键控制温/湿度显示 dht11_key u_dht11_key( .sys_clk (sys_clk), .sys_rst_n (sys_rst_n), .key_flag (key_flag), .key_value (key_value), .data_valid (data_valid), .data (data), .sign (sign), .en (en), .point (point) ); //动态数码管显示模块 seg_led u_seg_led ( .clk (sys_clk), .rst_n (sys_rst_n), .seg_sel (sel), .seg_led (seg_led), .data (data), .point (point), .en (en), .sign (sign) ); endmodule
基于C51单片机的DHT11温湿度传感器驱动程序源代码.zip
06-09
基于C51单片机的DHT11温湿度传感器驱动程序源代码，基于C51单片机的DHT11温湿度传感器驱动程序源代码 void main() { TMOD = 0x20; //定时器T1使用工作方式2 TH1 = 253; // 设置初值 TL1 = 253; TR1 = 1; // 开始计时 SCON = 0x50; //工作方式1，波特率9600bps，允许接收 ES = 1; EA = 1; // 打开所以中断 TI = 0; RI = 0; SendData(str) ; //发送到串口 Delay(1); //延时100US（12M晶振) while(1) { RH(); //调用温湿度读取子程序 str[0]=RH_data_H; str[1]=RH_data_L; str[2]=T_data_H; str[3]=T_data_L; str[4]=checkdata; SendData(
基于FPGA的DHT11的温湿度数据采集
11-29
本代码是基于FPGA的dht11测温湿度程序
湿度传感器DHT11在CPLD下的verilog代码
04-18
CPLD下湿度传感器DHT11的verilog代码，用于将检测到的湿度显示到共阴极七段数码管
DHT11温湿度传感器完整项目
07-19
DHT11数码管显示实现
用verilog语言控制FPGA中DHT11温湿度传感状态机
weixin_51750861的博客
09-17 680
//电脑暂时没有装Quartus II 编译调试原件,所以没法发图片,verilog源码分享供参考. module DHT11_cmd( input clk, output reg sample_en, input data_rdy, input [7:0] temperature, input [7:0...
【正点原子FPGA连载】 第二十八章DHT11数字温湿度传感器实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
weixin_55796564的博客
11-04 2919
1）实验平台：正点原子新起点V2开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=609758951113 2）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html 3）对正点原子FPGA感兴趣的同学可以加群讨论：994244016 4）关注正点原子公众号，获取最新资料更新 第二十八章DHT11数字温湿度传感器实验 DHT11是奥松（AoSong）公司生产的一款数字温湿度复合传感器。该
【正点原子FPGA连载】 第七章 Verilog HDL语法摘自【正点原子】【正点原子】DFZU2EG_4EV MPSoc之嵌入式Qt开发指南_V1.0
weixin_55796564的博客
04-04 301
本节主要描述了Verilog HDL（以下简称Verilog）简介、Verilog和VHDL以及和C语言的区别。7.1.1Verilog简介Verilog是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。数字电路设计者利用这种语言，可以从顶层到底层逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。
linux驱动——dht11温湿度传感器驱动（5.4版本内核）
未来的路
08-26 2062
基于野火linux开发板的dht11驱动
树莓派dht11代码qt驱动代码
06-03
以下是使用Qt编写的DHT11传感器驱动代码，可以通过调用该驱动代码，获取DHT11传感器的温湿度数据： DHT11.h文件 ```c++ #ifndef DHT11_H #define DHT11_H #include <QObject> #include <wiringPi.h> class DHT11 : public QObject { Q_OBJECT public: explicit DHT11(QObject *parent = nullptr); public slots: void readData(); signals: void humidityAndTemperature(double humidity, double temperature); private: int dht11_val[5]={0,0,0,0,0}; }; #endif // DHT11_H ``` DHT11.cpp文件 ```c++ #include "DHT11.h" #include <iostream> using namespace std; #define DHT11PIN 7 DHT11::DHT11(QObject *parent) : QObject(parent) { if(wiringPiSetup()==-1) exit(1); } void DHT11::readData() { unsigned char lststate=HIGH; unsigned char counter=0; unsigned char j=0,i; for(i=0;i<5;i++) dht11_val[i]=0; pinMode(DHT11PIN,OUTPUT); digitalWrite(DHT11PIN,LOW); delay(18); digitalWrite(DHT11PIN,HIGH); delayMicroseconds(40); pinMode(DHT11PIN,INPUT); for(i=0;i<85;i++) { counter=0; while(digitalRead(DHT11PIN)==lststate) { counter++; delayMicroseconds(1); if(counter==255) break; } lststate=digitalRead(DHT11PIN); if(counter==255) break; if((i>=4)&&(i%2==0)) { dht11_val[j/8]<<=1; if(counter>16) dht11_val[j/8]|=1; j++; } } if((j>=40)&&(dht11_val[4]==((dht11_val[0]+dht11_val[1]+dht11_val[2]+dht11_val[3])& 0xff))) { double humidity = dht11_val[0] + dht11_val[1] * 0.1; double temperature = dht11_val[2] + dht11_val[3] * 0.1; emit humidityAndTemperature(humidity, temperature); } else cout << "Invalid Data!!" << endl; } ``` 在DHT11类中，实现了一个readData()函数，用于读取DHT11传感器的温湿度数据。在读取完数据后，通过信号humidityAndTemperature()，将温湿度数据发送出去。在主程序中，可以通过连接该信号，实现对温湿度数据的获取。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值