FPGA
文章平均质量分 60
一支绝命钩
这个作者很懒,什么都没留下…
展开
-
FPGA:卷积编码及维特比译码仿真
本篇记录一下在FPGA中完成卷积编码和维特比译码的过程,通过代码解释编码的过程和译码的过程,便于理解,同时也方便移植到其他工程中。原创 2023-09-23 20:12:01 · 1942 阅读 · 9 评论 -
FPGA: RS译码仿真过程
在上一篇中记录了在FPGA中利用RS编码IP核完成信道编码的仿真过程,这篇记录利用译码IP核进行RS解码的仿真过程,带有程序和结果。原创 2023-08-16 20:50:42 · 1643 阅读 · 11 评论 -
FPGA:RS编码仿真过程
FPGA:RS编码仿真过程原创 2023-08-15 22:47:57 · 3254 阅读 · 20 评论 -
FPGA:计算滑动求和----信号检测计算信号功率
FPGA:计算滑动求和----信号检测计算信号功率原创 2022-10-25 22:47:12 · 2351 阅读 · 0 评论 -
FPGA:FIFO在Native模式下使用注意事项
FPGA:FIFO在Native模式下使用注意事项原创 2022-10-09 21:56:39 · 451 阅读 · 0 评论 -
FPGA AXI4-Stream Interconnect 通道切换操作过程
FPGA AXI4-Stream Interconnect 通道切换操作过程原创 2022-09-16 10:17:37 · 1801 阅读 · 1 评论 -
Xilinx FPGA BRAM使用方法
FPGA BRAM使用模式方法原创 2022-06-29 15:21:57 · 2934 阅读 · 0 评论 -
FPGA:调试报错Error:add_1 must be in range [-1,DEPTH-1]解决办法和调试思路
在进行FPGA调试的过程中,进行行为仿真,能观察设计的逻辑是否正确,通常情况下需要进行run all的运行,这样才能看到信号在运行过程中的状态,在调试的过程中遇到如下的报错:# ** Failure: ERROR:add_1 must be in range [-1,DEPTH-1]# Time: 128 ns Iteration: 1 Protected: /top_tb/DmodInst0/FirD40/U0/<protected>/<protected>/&l原创 2022-05-30 21:35:36 · 4728 阅读 · 2 评论 -
Vivado:信道编码卷积编码和RS编码IP核
在利用FPGA进行通信系统编写的过程中,有时需要进行信道编码的过程,如常用的卷积码和RS码,这里两种编码类型是一种常用的信道编码过程。卷积编码对应的是维特比译码过程,rs编码对应rs译码,这个译码的过程是相对比较复杂的,在验证的过程中如果纯代码的形式完成译码的过程,需要下一点功夫,好在vivado提供了卷积编码,维特比译码,rs编译码的IP核供我们使用。正好提供了对应的编码码的过程,参照这IP核的使用手册,可以方便进行设计和实现,但是有的license没有破解该IP核,只是破解了vivado,这原创 2022-05-27 09:47:34 · 4035 阅读 · 16 评论 -
FPGA:vivado调试过程中ila使用和时钟域技巧
学习fpga,从Verilog学习,到程序编写,到行为仿真测试文件编写,随着FPGA学习的深入和程序不断编写,测试,最终需要进入到板级调试过程。在这个过程中需要生成bit流文件,下载到fpga板卡中,通过查看通过ila标记的信号来验证程序在板卡中运行是否正确,才达到了最终的实验结果。这里面使用触发和抓取两个过程来进行数据的分析和观察。技巧:此技巧,可以理解为调试技巧,也是编程技巧,就是所有的都在一个时钟域中,简单理解时钟域,就是在always@()中的时钟信号。如其中的clk_50m就是时钟域原创 2022-04-05 15:25:57 · 7530 阅读 · 0 评论 -
fpga:fir低通滤波器ip核使用方法
在进行fpga程序编写和项目开发的过程中,fir滤波器IP核充当着非常重要的部分,在这里讲述一下fir滤波器的使用方法和理解。以滤波为例,两个频率分别为20kHz和100kHz的正弦信号叠加,滤除100kHz的信号,留下20kHz的信号,通过fir 滤波器IP核实现这个过程。首先第一步,生成两个频率的正弦信号,这里面利用ddsIP核,根据设置的位宽,和20kHz和100kHz的目标频率,设置频率控制字,这里dds位宽为[23:0],所以对应的两个频率控制字分别为24’h1A37和24’h8312(20k原创 2022-03-31 20:22:10 · 6455 阅读 · 16 评论 -
2FSK从相关系数角度分析调制指数
在进行2FSK调制解调的时候,调制指数影响着信号调制信号的偏差,可以用这个参数来进行设计频点,确定频率间隔,如2FSK,设定中信频点为fc,调制指数为h,则两个频点分别为fc+hm/2,fc-hm/2其中的m为码速率。这个调制指数的选择通常选择h=0.715,这里通过相关系数分析为何如此选择。针对2FSK信号,在一个码元周期内,可以知道然后定义这两个波形的相关系数在相关系数中的能量计算为然后把2FSK波形带入到相关系数计算的公式中,可以得到通常情况下2wcT>>1远大于 ,或原创 2022-03-24 11:06:57 · 4167 阅读 · 0 评论 -
FPGA调试过程中识别不到设备Labtoolstcl 44-494
在利用vivado连接硬件下载程序的过程中,遇到连接无法识别设备的情况,根据报错信息,参考Xilinx官方论坛的解决办法,打开任务管理器,关闭hw_server进程此问题得以解决。原创 2022-03-11 21:47:41 · 3323 阅读 · 0 评论 -
FGPA vivado 硬件调试方法
fpga vivado硬件调试方法原创 2022-03-11 12:54:26 · 2289 阅读 · 0 评论