任何n分频逻辑功能都可以由n分频使能来代替

最新推荐文章于 2023-07-22 15:52:36 发布
最新推荐文章于 2023-07-22 15:52:36 发布
阅读量695 收藏 1
点赞数
分类专栏： FPGA 文章标签： FPGA

任何n分频逻辑功能都可以由n分频使能来代替，这样n分频时钟域的寄存器还是由原始时钟来驱动。这里的时钟使能，就是在原始时钟的每n个时钟周期使能采集这些寄存器一次，也即这些寄存器的时钟端口每隔n隔原始时钟周期开放一个原始时钟上升沿。

行波时钟：行波时钟是指任何由寄存器驱动的时钟，常见的行波时钟为利用逻辑（如计数器）进行时钟分频产生的时钟。

门控时钟：任何由非寄存器逻辑功能驱动的时钟都是门控时钟，这些非寄存器资源大部分是FPGA内LAB里的LUT或ALUT。

行波时钟与门控时钟统称为派生时钟，一般不要使用这种时钟！使用时钟使能或PLL代替之！


qustJHJ
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
分频时钟与使能时钟
小柚子的博客
08-22 1136
分频时钟与使能时钟 对于资源比较丰富的FPGA，一般都有内嵌的多个PLL或者DLL专门用于时钟管理，利用他们就可以很容易地达到多个时钟的设计，输出时钟能够配置成设计者期望的不同频率和相位差（相对于输入时钟），这样的时钟分频是稳定的。但是们对于某些无法使用PLL或则DLL资源的器件又该怎么办呢？推荐使用“使能时钟”进行设计，在“使能时钟”设计中只使用原有的时钟，让分频信号作为使能信号来用。 例如：设计需要得到一个50Mhz输入时钟的5分频信号即10Mhz input clk; input rst_n; reg
分频，搞定只需分分钟
weixin_44502896的博客
05-27 870
分频，搞定只需分分钟 通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、分数（小数）。 思维导图： 偶数分频 Verilog实现：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频，注意，当计数到N-1时，需要对计数器复位，如果需要得到占空比不是50%的分频时钟，则需要修改输出时钟信号发送翻转时候的计数值，此时就不是在N/2-1处翻转了。 若采用D触发器画出分频器，单个D触发器的反向输出到输入就构成了一个简单的
FPGA——时钟分频和时钟使能的思考
Cherish_x的博客
02-02 4895
之前遇到时钟需要分频的时候，直接用计数器和源时钟产生，然后把这个分频时钟的上升沿作为敏感事件去写了，今天看了特权同学的书，也自己在网上看了看，这样做是不好的，降低了系统的可靠性，在实际工程中我们应该避免这中写法。采用时钟使能的方式，这样整个工程都是单一时钟电路，也利于分析维护。 建议的写法如下： module pro( input clk, input ...
FPGA_分频（信号使能分频与计数器分频）（奇偶分频）
qq_38091088的博客
07-06 2428
fpga_分频时钟（两种），以及奇数分频时钟。同一来自时钟树，保持时序逻辑输入时钟来自硬件晶振时钟。
频率-分频和倍频
热门推荐
dragon_cdut的博客
03-10 1万+
分频：当原来的信号经过n的周期，新的信号跳变一次，这样新信号周期就是原信号的N倍，频率则是1/N,新信号频率基于老频率则叫N分频 倍频：与分频相反，频率是增大，当新频率是老频率的N倍，则称为N倍频 好处：一个晶振一般只有一个固有频率，通过分频，倍频技术就可以扩展出很多频率，使用灵活，不必每个频率都要配一个对应的晶振。 后续待补充
FPGA逻辑设计注意
03-15
- **问题**：内部产生时钟（如通过逻辑门实现的门控时钟或分频时钟）可能导致时钟信号不稳定。 - **推荐做法**：利用外部时钟源并通过时钟数据恢复单元(CLKDLL)或时钟管理模块(DCM)产生稳定的时钟信号。 **4. ...
集成电路中的说一说FPGA设计中不建议使用的电路
10-15
可以利用触发器的使能端来控制逻辑操作，这样可以减少时钟网络的数量。对于低频率的时钟，可以通过时钟分频或倍频技术，将它们统一到较少的公共时钟源下。 4. 置/复位信号的管理：设计中应避免复位和置位信号产生...
基于CPLD的片内环形振荡器的设计方案
08-04
振荡器的使能控制端oscena[n-1,0]可以单独或组合使用，置高电平时，振荡器开始工作，置零则停止振荡。 3. CPLD片内振荡器的实现与优化 - 实现：文中以Altera公司的MAX7000S系列CPLD为例，该系列芯片拥有256个LE，...
精品资料（2021-2022收藏）TB6612FNG简介及其与单片机的直流电机控制系统设计.doc
09-26
【电机控制单元设计】该芯片的电机控制单元由AIN1/AIN2、BIN1/BIN2、PWMA/PWMB等引脚控制，配合AVR单片机可以实现精确的电机控制。AVR单片机通过定时器产生4路PWM输出，控制AIN1/AIN2和BIN1/BIN2，实现电机M1和M2的...
EDA原理及应用PPT学习教案.pptx
10-07
如果希望包中所有定义都可见，可以用`all`代替`item`。 **IEEE标准库数据类型** 在VHDL中，IEEE标准库提供了丰富的数据类型和运算符，如`std_logic_1164`库中的`std_logic`和`std_logic_vector`，用于表示数字逻辑...
行波计数器
weixin_30846599的博客
09-08 1820
body { font-family: 微软雅黑,"Microsoft YaHei", Georgia,Helvetica,Arial,sans-serif,宋体, PMingLiU,serif; font-size: 10.5pt; line-height: 1.5; } html, body { } h1 { fo...
n分频器 verilog_verilog 语言实现任意分频
weixin_32001433的博客
12-23 1930
我的“任意分频器设计”帖子有介绍，今天从网上再获得一个相似的帖子：分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器(又称数字分频器)逐渐取代了正弦分频...
b 计数器位选信号 verilog_verilog 语言设计时钟分频设计问题全解
weixin_39786341的博客
12-01 581
#刺猬大学成长计划# #头条之星校园计划# #文史之旅#时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。分频有两种一种偶分频，一种奇分频。偶分频则意味着M为偶数，奇分频则意味着M为奇数。如输入时钟为...
n分频器 verilog_verilog奇偶分频
weixin_36227085的博客
12-23 724
本文介绍了偶数分频和奇数分频电路的设计,分别从简单的分频介绍开始,延伸到任意N分频电路的设计,做了详细的说明,并且附有verilog源程序,并有仿真结果。在数字逻辑电路中，分频器是一种常用电路，通常用来对某个给定的频率进行分频，以得到所需的频率。1.1、偶数分频电路偶数倍分频是最简单的一种分频模式，完全可以通过计数器计数实现，如果要进行N倍(N为偶数)偶数分频，可由待分频的时钟触发计数器计数，当...
小白学懂分频器（二）
jackack的博客
07-15 3565
第一个上升沿来临后，计数器从0开始自加1，同时输出1，第二个上升沿来临后，计数器值自加1，输出变为0，第三个上升沿来临计数为2，下一个上升沿来临时，计数器满足要求，开始翻转输出，这样循环。当n不是2的整数次幂时，如n为5，从0计数到n-1，其最高位作为时钟输出（占空比不一定为 50%），即从0计数到4后又返回0，那么需要定义一个三位的寄存器。当进行2、4、8（2的n次）分频时，输出2的n次最高位即为相应分频，并且占空比为50%，但6、10这样的分频，占空比就不是50%了，该怎么办呢？那我们该怎样实现呢？
N位分频器的实现
最新发布
qq_52548731的博客
07-22 1534
verilog实现N位分频器
任意分频器电路设计
yishuihanq的博客
06-20 2829
任意分频器电路设计：1、任意偶数分频电路；2、任意奇数分频电路。。。
分频时钟、使能时钟、门控时钟的概念和使用
aaa23d1的博客
11-08 2971
FPGA的时钟和时序以及功能息息相关，下面将介绍分频时钟，使能时钟以及门控时钟。
Verilog 任意分频器设计
Royonen的博客
07-18 2631
verilog 任意分频器设计
n分频电路Verilog
03-23
代码实现如下： module n_divider( input clk, input rst, input [31:0] n, output reg out ); reg [31:0] cnt; always @(posedge clk or posedge rst) begin if (rst) begin cnt <= 0; out <= 0; end else begin cnt <= cnt + 1; if (cnt == n) begin cnt <= 0; out <= ~out; end end end endmodule 该代码实现了一个 n 分频电路，其中 clk 为时钟信号，rst 为复位信号，n 为分频系数，out 为输出信号。每当计数器 cnt 累加到 n 时，输出信号 out 取反。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值