分频时钟与使能时钟

最新推荐文章于 2024-06-15 22:19:54 发布

傻童:CPU

最新推荐文章于 2024-06-15 22:19:54 发布

阅读量1.1k

点赞数 2

分类专栏： FPGA verilog 文章标签： fpga

本文链接：https://blog.csdn.net/qq_45159887/article/details/119854497

版权

FPGA 同时被 2 个专栏收录

145 篇文章 145 订阅 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

verilog

87 篇文章 36 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了在FPGA设计中如何实现时钟分频，特别是当缺乏PLL或DLL资源时，建议使用使能时钟进行设计。通过使能信号而非直接使用分频时钟，可以满足10Mhz输出需求，同时避免了不稳定因素。关注作者，了解更多FPGA相关问题。

摘要由CSDN通过智能技术生成

分频时钟与使能时钟

对于资源比较丰富的FPGA，一般都有内嵌的多个PLL或者DLL专门用于时钟管理，利用他们就可以很容易地达到多个时钟的设计，输出时钟能够配置成设计者期望的不同频率和相位差（相对于输入时钟），这样的时钟分频是稳定的。但是们对于某些无法使用PLL或则DLL资源的器件又该怎么办呢？推荐使用“使能时钟”进行设计，在“使能时钟”设计中只使用原有的时钟，让分频信号作为使能信号来用。

例如：设计需要得到一个50Mhz输入时钟的5分频信号即10Mhz

input clk;
input rst_n;
reg [2:0] cnt;
wire en;

//5分频 计数0~4
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		cnt <= 3'd0;
	else if(cnt < 3'd4)
		cnt <= cnt + 1'b1;
	eles
		cnt <= 3'd0;
end

assign en = (cnt == 3'd4);//每5个时钟周期产生1个时钟周期高脉冲

//使用使能时钟
always@(posedge clk or negedge rst_n)
beign
	if(!rst_n) ......;
	else if(en).....;
end