芯片中RAM如何设计

最新推荐文章于 2024-01-09 21:20:15 发布

放羊的清清

最新推荐文章于 2024-01-09 21:20:15 发布

阅读量1.5k

点赞数

分类专栏： FPGA FPGA工作

本文链接：https://blog.csdn.net/rainyhello/article/details/107309669

版权

FPGA 同时被 2 个专栏收录

4 篇文章 0 订阅

订阅专栏

FPGA工作

1 篇文章 0 订阅

订阅专栏

GPON组网原理基本是OLT通过ODN对应多个ONU，GPON的成帧和解帧原理，分成OLT和ONU封装和解码，过程相似。具体可以查看GPON的GTC成帧，G987.3的3-4页里面的6-1和6-2两图。
Verilog和system verilog需要进一步加强，GVIM，SVN，Linux，等要熟悉
学习了ram和fifo代码，ram主要有RTL级别，用逻辑单元生成，适合小ram情况，大ram可以用仿真库提供的标准，在芯片中直接生成ram，或者用多个已有的ram拼接组成，或者用比需要的ram位宽大几个bit或者深度多一些来代替，或者通过相同面积的情况，改变位宽的方式，比如需求是1024*1bit的ram，可以使用64*16bit的ram替代，只是后者需要实现1bit的存贮和读取的功能。
小的ram用逻辑单元组成，是因为芯片最后封装测试的时候，逻辑单元的检查不需要额外的资源，而ram的检查需要额外的逻辑单元（3Kbit）消耗，因此ram低于4Kbit的ram完全可以用逻辑单元实现
ram有单口ram，假双口ram，真双口ram，fifo一般都是基于ram来实现，当然也可以用逻辑单元生成，FIFO相比ram就是多了读，写使能，full，empty等标志位，异步FIFO有两套读写使能，两个时钟，两套时钟要能时刻查询到空间的空满，剩余空间大小，需要先把读/写地址放到寄存器，一般两个或者三个D触发器能够满足，然后再用格雷码转换，最后和另一个时钟的写/读地址做计算。