多个八位寄存器的选择问题

题目描述

我们可以通过输入三位二进制数，来从8个8位寄存器中选择其中一个，可以写入也可以读取内容。

变量：
clk为时钟信号
clrn是异步清零信号
wen是写入使能（低有效）
d是写入的内容
wsel指定写入的寄存器，rsel指定读的寄存器

分析

首先，判断是哪一个信号的是三八译码器（点击链接获取之前博客的代码），我们还需要8个8位寄存器，至于读取部分为一个8选一数据选择器，然后我们需要一个主模块将所有的部分拼接起来。
（三八译码器部分，之前是三个使能端，很明显我们不需要这么多，可以修改源文件，也可以在主模块中创建两个中间变量进行传递）

八选一我们还是采用行为化描述的方式：

`timescale 1ns / 1ps
//选一路，送出八位
module one_from_eight(
    input [7:0]r0,
    input [7:0]r1,
    input [7:0]r2,
    input [7:0]r3,
    input [7:0]r4,
    input [7:0]r5,
    input [7:0]r6,
    input [