Verilog中寄存器数组

工作使我快乐

已于 2022-07-12 15:41:13 修改

阅读量6.9k

点赞数 4

分类专栏： FPGA基础进阶文章标签： fpga开发

于 2020-08-31 08:50:00 首次发布

本文链接：https://blog.csdn.net/qq_22168673/article/details/108314632

版权

FPGA基础进阶专栏收录该内容

90 篇文章 158 订阅

订阅专栏

Verilog寄存器数组语法：

定义6个4位宽的寄存器的数组Xrom，Verilog表示如下：

   reg [0:3] Xrom [0:5]

对寄存器的数组Xrom赋值，Verilog表示如下：

     Xrom[0] = 4'hA;
     Xrom[1] = 4'hA;
     Xrom[2] = 4'h8;
     Xrom[3] = 4'hF;
     Xrom[4] = 4'h2;
     Xrom[5] = 4'h6;


又或者定义7个32位宽的寄存器数组ip_header
    reg [31:0] ip_header [6:0];

Verilog赋值表示如下：


    ip_header[0]       <={16'h4500,tx_total_length} ; 
    ip_header[1][31:16]<=ip_header[1][31:16]+1'b1   ; 
    ip_header[1][15:0] <=16'h4000                   ; 
    ip_header[2]       <=32'h80110000               ; 
    ip_header[3]       <=32'hc0a80002               ; 
    ip_header[4]       <=32'hc0a80003               ; 
    ip_header[5]       <=32'h80008000               ; 
    ip_header[6]       <={tx_data_length,16'h0000}  ;