ARM64架构：为啥子刷icache之后要发IPI中断？

昨天在笨叔第一季VIP群里，有人问了一个很有意思和深度的问题：

这位同学问的问题，是关于Linux ARM64内核的flush_icache_range()函数，它是linux5.0/arch/arm64/include/asm/cacheflush.h文件里。

第87行的__flush_icache_range()函数会调用“ic ivau”指令来无效[start, end]地址空间对应的指令高速缓存。这位同学感觉比较疑惑的是，为什么第93~94行需要触发IPI中断呢？而且这个IPI中断的回调函数是一个空函数do_nothing()。

从第89·~91行的英文注释可知，给所有的CPU发送一个IPI中断可以让这些CPU经历一次上下文同步事件，从而强迫这些CPU重新从指令高速缓存中取指令。

其实，这个flush_icache_range()函数涉及到ARM64体系架构两个非常重要的知识点，一个是ic指令高速缓存维护指令，另外一个是上下文同步事件（context synchronizationevent）。

1. ic指令 - 指令高速缓存维护指令

ARM架构中的高速缓存可以分成指令高速缓存、