roc_ever的博客

事件驱动模数转换器（Event-Driven Analog-to-Digital Converter, ED-ADC）是一种不同于传统定时采样ADC的模数转换器，它根据输入信号的变化触发采样，而不是以固定的时间间隔进行采样。这样的方法在信号变化缓慢或稀疏的情况下能够显著减少不必要的采样和数据处理，提高能效和系统性能。事件驱动ADC通过根据输入信号的变化触发采样，相比传统的定时采样方法，能够显著提高系统的能效和响应速度。提高能效：减少不必要的采样和数据处理，节省能量，特别适用于电池供电的系统。

VCO-based ADC的非线性主要来源于VCO的增益非线性、相位噪声、电源噪声、温度漂移和寄生效应。理想情况下，VCO的输出频率应该是输入电压的线性函数，然而，实际的VCO在工作范围内，其增益 𝐾𝑉𝐶𝑂并不是一个常数，而是随输入电压变化的，导致频率响应曲线呈现非线性。在ADC的工作过程中，定期进行校准，测量并补偿VCO的非线性误差。选择设计线性度较高的VCO结构，例如差分结构或多级振荡器结构，以减小VCO的增益非线性。在VCO的电源输入端添加滤波器，减少电源噪声对VCO的影响。

在这种结构中，每个ADC通道以相同的速率工作，但它们的采样时间在时域上错开，从而实现总体上更高的采样速率。在TI-ADC中，假设有N个ADC通道，每个通道以采样周期T进行采样，但相邻通道之间的采样时间差为T/N。每个ADC通道的时钟相位误差会导致采样时间的不一致，从而引起时域采样点的偏差。例如，假设有4个通道（N=4），每个通道以1GSPS的速率工作，那么整体系统的采样速率将达到4GSPS。以下是一个详细的Verilog代码示例，用于4通道时间交织ADC的误差校准，包括增益、偏移和时钟相位误差校准。

VCO的非线性主要源于其核心电路的非线性特性、电源和偏置的影响、温度效应、二阶和高阶效应，以及设计和制造工艺上的限制。总结来说，VCO-based ADC结合了振荡器的频率特性和数字技术的优势，为高速和低功耗的模数转换提供了一种有效的解决方案，但设计工程师需要综合考虑其优缺点，选择适合具体应用需求的ADC技术。例如，晶体管在工作点变化时，其输出电流与控制电压之间的关系可能不是严格的线性关系，导致振荡器频率输出不是完全线性的。VCO的频率输出受到电源稳定性和偏置电压精度的影响。

与传统的逐次逼近式ADC（Successive Approximation ADC）或Σ-Δ ADC（Sigma-Delta ADC）不同，时间域ADC利用时间量化的概念，通过测量信号在时间上的特定事件（如脉冲宽度或延迟）来进行模拟信号的数字化。时间域ADC作为模数转换器领域的一种重要技术，通过其独特的时间量化原理，提供了高速、低功耗和抗混频能力的优势。抗混频和抖动：由于直接利用时间差进行量化，时间域ADC对于混频和抖动有较好的抑制能力，适合于复杂环境下的应用。

最后一项为 𝑆𝑖𝑛𝑐 函数，在采样频率 Fs 的整数倍处为 0，因此可以得知VCO 对于前端输入信号具有天然的抗混叠滤波特性，可以简化信号链路中消耗大量功耗和面积的显式抗混叠滤波器设计。

Virtuoso61X中一些使用技巧

【总是单纯将闩锁效应看成是形成pnp二极管正偏带来大的漏电流烧坏衬底，还是想着写详细点，也希望自己记得详细点的】定义当然还是这样：闩锁效应是指 CMOS 器件所固有的寄生双极晶体管被触发导通， 在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路。从源-阱-衬底，总是能够形成pnp（npn）的二极管的结构，并且由于（以n阱中的p掺杂-n阱-p衬底形成的pnp为例）本身的从n阱到p衬底已经形成反偏结构，因此只要n阱中的p掺杂的电压高于n阱的阱电位，就会形成cmos电路的闩锁效应。

I. 根据奈奎斯特定理可以知道，采样频率需要大于被采样的信号最高频率的两倍。但是还有需要考虑的是：AAF滤波器的设计，因为一般是低通滤波器，所以需要考虑的是这个低通滤波器的级联个数和每一级滤波器的阶数，从幅频特性的角度观察AAF在interest signal处下降3dB时，对于干扰频率的抑制作用对于AAF的设计，可以和采样频率fs综合考虑，fs越大，留给AAF设计的余量就越多还有就是对于带通信号和sparse signal（例如雷达信号），其实不必要满足奈奎斯特定理的此时要满足