![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
s375527511
自定义自己的人生。上下求索。
展开
-
SPI配置ADC芯片_明德扬FPGA学习心得
FPGA,配置ADC芯片,模块化编程。原创 2022-05-05 00:23:07 · 875 阅读 · 0 评论 -
FPGA和上位机_RS232串口接收和发送
程序框图clk_div:u_pll模块,仅用于提供signaltapII仿真时钟。接收程序发送程序致谢感谢正点原子,欢迎购买开拓者开发板。原创 2022-02-24 23:04:53 · 470 阅读 · 0 评论 -
SignalTapII和Modelsim
SignalTapII是quartus自带的一个工具,相当于一个内建的示波器,可以在调试时获得实时的信号的波形 。需要结合硬件平台(如FPGA开发板)使用,用于调试和分析。Modelsim是一款仿真工具,在调试时无法实时获得实时的信息,主要用于静态仿真。不需要使用硬件平台,单纯的软件仿真分析。原创 2022-02-23 21:19:30 · 465 阅读 · 0 评论 -
FPGA状态机 clk_divider_3_fsm
module clk_divider_3_fsm (input sys_clk,input sys_rst_n,output reg clk_divider_3);//parameterparameter S0 = 3'b001;parameter S1 = 3'b010;parameter S2 = 3'b100;//regr...原创 2022-02-21 23:08:00 · 344 阅读 · 0 评论 -
上位机和FPGA开发板--串口通信实验
首先,上位机发送数据给FPGA开发板;然后,FPGA开发板收到数据,再回发给上位机。首先,上位机>>RS232通讯_SP3232_TTL通讯>>FPGA上位机通过串口COM2的发送脚PIN3,发送的RS232信号>>SP3232的接收脚RIN1,接收信号后(芯片内部电平转换和逻辑转换,把RS232转换成TTL信号)>>转变成TTL信号后,从ROUT1脚输出>>FPGA的接收引脚UART2_RX然后,FPGA>..原创 2022-02-19 22:28:09 · 5711 阅读 · 1 评论 -
串行通信基础知识
串行通信基础知识并行通信与串行通信(同一时刻,传输的位数)同步通信与异步通信(有无同步时钟信号)单工、半双工和全双工(能否同时发送和接收)异步串口通信UART基础知识RS232接口致谢:感谢正点原子,推荐购买开拓者FPGA开发板淘宝店铺:http://openedv.taobao.com 技术论坛:www.openedv.com...原创 2022-02-10 18:52:43 · 252 阅读 · 0 评论 -
RAM读写实验
实验任务使用Altera RAM IP核生成一个单端口的RAM,然后对RAM进行读写操作,并通过Modelsim软件进行仿真及SignalTap软件进行在线调试。RAM是什么 RAM(Random Access Memory),即随机存取存储器,它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据, 其读写速度是由时钟频率决定的。 RAM主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 Cyclone IV器件具有嵌入式内存结构,以满足Altera C原创 2022-02-10 00:05:40 · 2193 阅读 · 0 评论 -
PLL _IP_CORE仿真:输出4路时钟
1、把quartus安装目录下的altera_mf.v文件,复制到sim>tb文件夹下2、打开modelsim软件,file>新建工程,弹出对话框工程名和工程名相同 工程存放在sim文件夹下 点击OK按钮3、add Existing File点击add Existing File,添加tb文件夹下的altera_mf.v和tb_ip_pll.v文件。点击OK按钮。4、add Existing File点击add Existing File,添加ip.原创 2022-02-08 23:47:54 · 1390 阅读 · 0 评论 -
数码管动态显示
1、顶层文件2、计数模块3、数码管动态显示模块致谢感谢正点原子,推荐购买开拓者开发板学习和使用!原创 2022-02-06 22:29:17 · 229 阅读 · 0 评论 -
6位静态数码管显示0-f
RTL Viewer工程文件1、顶层文件2、累加信号0.5S3、数码管静态显示原创 2022-02-06 21:45:09 · 900 阅读 · 0 评论 -
触摸按键控制LED
说明:上升沿检测波形如下原创 2022-02-05 21:55:47 · 297 阅读 · 0 评论 -
按键(按键去抖)控制蜂鸣器
*********************************************程序框架如下**************************************************0顶层模块: top_key_beep202202031底层模块: key_debounce202202032底层模块: beep_control20220203************************************************程序如下*********...原创 2022-02-03 22:08:30 · 269 阅读 · 0 评论 -
flow_led
原创 2022-02-01 17:39:08 · 504 阅读 · 0 评论 -
text editor 设置
TOOLS菜单>>options选项在对话框中设定1tab size 42save backup file 去掉勾选备份文件原创 2022-01-30 21:02:40 · 295 阅读 · 0 评论 -
SOF文件生成JIC文件
file菜单下》点击convert programming filesfloflash loader 选择EP4CE10SOF Data 选择用于转换的SOF文件点击Generate按钮,生成jic文件。点击Close 退出对话框。原创 2022-01-30 20:40:31 · 687 阅读 · 0 评论 -
Verilog语法基础04--运算符
Verilog中的操作符按照功能可以分为下述类型: 1、算术运算符2、关系运算符 3、逻辑运算符 4、条件运算符 5、位运算符 6、移位运算符7、拼接运算符算术运算符: 符号 使用方法 说明 + a + b a 加上 b - a - b a 减去 b * ...原创 2022-01-29 23:05:14 · 838 阅读 · 0 评论 -
Verilog--数据类型
在 Verilog 语言中,主要有三大类数据类型:寄存器数据类型、线网数据类型和参数数据类型。从名称中,我们可以看出,真正在数字电路中起作用的数据类型应该是 寄存器数据类型和线网数据类型。寄存器类型: 寄存器表示一个抽象的数据存储单元,通过赋值语句可以改变寄存器储存的值 寄存器数据类型的关键字是 reg,reg 类型数据的默认初始值为不定值xreg类型的数据只能在 always 语句和 initial 语句中被赋值。 如果该过程语句描述...原创 2022-01-29 22:54:49 · 750 阅读 · 0 评论 -
Verilog 基础语法03 -- 标识符
标识符标识符( identifier)用于定义模块名、端口名、信号名等。标识符可以是任意一组字母、数字、$符号和_(下划线)符号的组合;但标识符的第一个字符必须是字母或者下划线;标识符是区分大小写的;标识符推荐写法不建议大小写混合使用;普通内部信号建议全部小写;信号命名最好体现信号的含义,简洁、清晰、易懂;以下是一些推荐的写法: 1、用有意义的有效的名字如 sum 、cpu_addr等。 2、用下划线区分词,如cpu_addr。 3、采用一些前缀或后...原创 2022-01-29 22:49:52 · 1983 阅读 · 0 评论 -
Verilog 基础语法02—— 数字进制格式
数字进制格式Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。二进制表示如下:4’b0101 表示4位二进制数字0101十进制表示如下:4’d2 表示4位十进制数字2(二进制0010)十六进制表示如下:4’ha 表示4位十六进制数字a(二进制1010)16’b1001_1010_1010_1001 = 16’h9AA9...原创 2022-01-29 22:47:14 · 16694 阅读 · 0 评论 -
Verilog 基础语法01—逻辑值
逻辑值逻辑 0:表示低电平,也就对应我们电路 GND;逻辑 1:表示高电平,也就是对应我们电路的 VCC;逻辑 X:表示未知,有可能是高电平,也有可能是低电平;逻辑 Z:表示高阻态,外部没有激励信号,是一个悬空状态。...原创 2022-01-29 22:45:28 · 642 阅读 · 0 评论 -
S1_初始FPGA
FPGA(Field Programmable Gate Array),即现场可编程门阵列。它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。由于FPGA技术飞速的发展,凭借其灵活性高、开发周期短、并行计算效率高等优势,使其被应用到越来越多的领域中,如通信、算法实现、以及嵌入式等领域。FPGA凭借其灵活性以及强大的高速并行处理能力,.原创 2022-01-29 22:10:29 · 1607 阅读 · 0 评论 -
FPGA_01_flow_led
点亮LED流水灯原创 2021-12-27 23:43:52 · 114 阅读 · 0 评论 -
UART基础知识2 RS232接口
原创 2021-04-24 19:01:56 · 249 阅读 · 0 评论 -
UART基础知识
原创 2021-04-24 18:59:34 · 82 阅读 · 0 评论 -
流水灯1s
module flow_led( input sys_clk , //系统时钟 input sys_rst_n, //系统复位,低电平有效 output reg [3:0] led //4个LED灯 );//reg definereg [25:0] counter;//***************************************************...原创 2021-04-23 22:13:22 · 97 阅读 · 0 评论