5.3 硬件预读

最新推荐文章于 2022-07-31 10:54:54 发布

Sailing_W

最新推荐文章于 2022-07-31 10:54:54 发布

阅读量688

点赞数

分类专栏：浅谈CacheMemory

本文链接：https://blog.csdn.net/sailing_w/article/details/55003982

版权

硬件预读在减少代码干预、利用运行时信息方面具有优势，但也存在预读不准确和资源消耗大的问题。常见的硬件预读机制包括OBL、Always Prefetch、Prefetch-on-Miss和Tagged Prefetch，其中Tagged Prefetch在降低Miss Ratio方面表现较好，但使用更多硬件资源。文章探讨了各种机制的适用场景和局限性，如Stride信息的利用和Triangle-Shaped Loop的处理，以及Prefetch带来的Cache Pollution和功耗问题。

摘要由CSDN通过智能技术生成

采用硬件预读的优点是不需要软件进行干预，不会扩大代码的尺寸，不需要浪费一条预读指令来进行预读，而且可以利用任务实际运行时的信息(Run Time Information)进行预测，这些是硬件预读的优点。

硬件预读的缺点是预读结果有时并不准确，有时预读的数据并不是程序执行所需要的，比较容易出现Cache Pollution的问题。更重要的是，采用硬件预读机制需要使用较多的系统资源。在很多情况下，耗费的这些资源与取得的效果并不成比例。

硬件预读机制的历史比软件预读更为久远，在IBM370/168处理器系统中就已经支持硬件预读机制。大多数硬件预读仅支持存储器到Cache的预读，并在程序执行过程中，利用数据的局部性原理进行硬件预读。

最为简单的硬件预读机制是OBL(OneBlock Lookahead)机制，这种方式虽然简单，但是在许多情况下效率并不低于许多复杂的实现，也是许多处理器采用的方式。OBL机制有许多具体的实现方式，如Always prefetch，Prefetch-on-miss和Tagged prefetch[23]。

在使用Always PrefetchOBL实现方式时，当一段程序访问数据块b时，只要数据块b+1没有在Cache中Hit，就对数据块b+1进行预读。这种方式的缺点是可能程序访问数据块b之后，将很长时间不使用数据块b+1，从而带来较为严重的Cache Pollution。使用这种方式时的Access Ratio为2。

在使用Prefetch-on-MissOBL实现方式时，当程序对数据块b进行读取出现Cache Miss时，首先将数据块b从存储器更新到Cache中，同时预读数据块b+1至Cache中；如果数据块b+1已经在Cache中，将不进行预读。使用这种方式时的Access Ratio为1+Miss Ratio。