FPGA视角--SDRAM

最新推荐文章于 2024-05-01 21:45:41 发布
最新推荐文章于 2024-05-01 21:45:41 发布
阅读量422 收藏 2
点赞数
分类专栏： FPGA基础接口 文章标签： fpga sdram 内存卡
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sgxb2028/article/details/108204010
版权

SDRAM是个啥？

SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器。

同步

是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准。

动态

是指存储阵列需要不断的刷新来保证存储的数据不丢失，因为SDRAM是通过电容来中存储数据，而电容自然放置状态是会有放电的，为了保证SDRAM中的数据不丢失，所以SDRAM需要在电容的电量放完之前进行刷新。

随机

是指数据不是线性依次存储，而是自由指定地址进行数据的读写。

SDRAM 结构长啥样？

以IS42S86400B型号的SDRAM举例说明。下图为其内部结构
SDRAM内部结构
我们关注外围的PIN以及Bank就可以了，下面逐一说明PIN定义及Bank。

PIN定义

PIN释义
A0 - A12地址输入，行地址A0-12，列地址A0-A9，A10用于控制Auto-precharge（自动预充电）
BA0,BA1Bank地址输入，选择不同的BANK
DQ0 - DQ15数据I/O
CLK系统时钟输入
CKE时钟使能，高有效
CS_n芯片选通，低有效
RAS_n行选通，低有效
CAS_n列选通，低有效
WE_n写使能，低有效
DQML低字节数据输入/输出掩码
DQMH高字节数据输入/输出掩码

Bank

一块Bank可以理解为一片RAM，通过行列地址操作其内部的存储单元。
在这里插入图片描述

SDRAM容量计算

SDRAM容量 = 数据位宽x存储单元数量（BANK数x行地址x列地址）
即：16（DQ） x 4(Bank) x 8192(行地址范围) x 1024（列地址范围）= 512Mb

SDRAM如何用起来

了解基本的SDRAM的指令动作

依据IS42S86400B的器件手册，得到基本的指令动作有:
在这里插入图片描述
上图为指令的真值表，具体时序状态，参考相应的芯片手册。

命令动作释义说明
Device deselect (DESL)未指定设备未选中该设备
No operation (NOP)空操作在空闲或等待状态下发出的指令
Burst stop (BST)突发停止中断当前执行的突发写或者读操作
Read读指令
Read with auto precharge读指令相对于上面的读指令，A10被置为高，代表读完自动进行预充电
Write写指令
Write with auto precharge写指令相对于上面的写指令，A10被置为高，代表读完自动进行预充电
Bank activate（ACT）bank激活执行激活Bank指令时，会激活该Bank和对应的行地址
Precharge select bank（PRE）Bank预充电选择性的为Bank进行充电
Precharge all banks（PALL）Bank预充电为所有bank进行预充电
CBR Auto-Refresh（REF）自动刷新内存刷新指令，固定周期，在此期间不能执行任何其他命令，该命令每64ms至少执行8192次
Self_Refresh（SELF）自刷新自刷新在无有效时钟输入时使用，维持存储设备在低功耗状态，且可以保持数据
Mode register set（MBS）模式寄存器设置该模式下配置内存参数，突发类型及长度等

通过指令动作组装一个简单SDRAM读写流程

凡是预则立，不预则废，首先我们先规划一个大致的操作流程，在针对每个流程去看其中具体需要执行的指令动作，且在不同的指令动作间，有具体的操作周期间隔，这部分需依据手册中标识去编写代码。
sdram 状态流程

初始化 init_s

这个状态需要配置一切SDRAM工作所需要的参数，通过MBS指令动作完成，进行该指令动作时，要依据手册中的动作时序进行。

  1. 上电后，执行NOP指令，维持至少200us。
  2. 然后进行所有bank的预充电动作-PALL。
  3. 执行至少8次的自动刷新指令-REF，间隔期执行NOP。
  4. 执行MBS指令，配置参数。
  5. 配置完参数进入正常操作流程，空闲时执行NOP，需要进行读写操作时，激活相应bank和行地址。
    Sdram Init
    MBS指令的配置，按照芯片手册进行配置sdram- mode
    这里我们配置为
  Register_Map <= "000" & '0' & "00" & "010" & '0' & "010";
  --注意，这里值包含了地址段；BA0,BA1应配置为0。

由此，这是一个可编程突发长度的标准操作模式下的SDRAM芯片，其中CAS的潜伏期为2，突发类型为有序突发，长度为4。

空闲态 Idle_s

该状态下默认执行NOP操作，同时等待跳入自动刷新和读写操作。

-------------------------------------------------------------------------------
-- NOP时的信号状态
-------------------------------------------------------------------------------
        sdram_RAS_n <= '1';
        sdram_CAS_n <= '1';
        sdram_WE_n  <= '1';
        sdram_Addr  <= (others => '0');
        sdram_BA    <= "00";
        sdram_DQM   <= "1111";

自动刷新 Auto_Ref_s

该状态下执行自动刷新指令，手册中标注，该命令每64ms至少执行8192次，可以看到自动刷新按照行地址扫描，64ms内要把所有的行地址刷新完毕。这里刷新的间隔没必要卡的这么死，设置5us执行一次，64ms内可以执行12800次，足够，也能为读写操作和自动刷新的指令冲突提供缓冲。

-------------------------------------------------------------------------------
-- 自动刷新时的信号状态
-------------------------------------------------------------------------------
  process(sys_clk)
  begin
    if(rising_edge(sys_clk))then
      if(sys_rst = '1')then
        auto_ref_RAS_n <= '1';
        auto_ref_CAS_n <= '1';
        auto_ref_WE_n  <= '1';
      elsif(ref_pstate = auto_ref_s)then
        auto_ref_RAS_n <= '0';
        auto_ref_CAS_n <= '0';
        auto_ref_WE_n  <= '1';
      else
        auto_ref_RAS_n <= '1';
        auto_ref_CAS_n <= '1';
        auto_ref_WE_n  <= '1';           
      end if;
    end if;
  end process;

  auto_ref_DQM  <= "1111";
  auto_ref_DQ   <= (others => '0');
  auto_ref_BA   <= "00";
  auto_ref_Addr <= (others => '0');

读/写操作（Active_s + Read_op_s / Write_op_s + Percharge_s）

关于读写操作，有很多组合，这里举了一种比较简单的方式，更多复杂的组合可以在手册的引导下完成。
本章节所说的读或是写操作过程如下：

  1. 抬手就是激活对应的bank和行地址。
  2. 然后通过WE_n信号的状态，决定读还是写指令。
  3. 接一个预充电指令就可以回到空闲态。
  4. 持续输出NOP指令，等待下一次读写操作，或者自动刷新指令。

上述过程转变时，存在一定的时间间隔的要求，具体查看相应手册。

简单的读指令操作

在T0前需要执行激活指令，图中没有展示该过程，而是着重展示了预充电后，需要等待Trp时间后才能继续操作下一次激活指令。
sdram read to percharge

-------------------------------------------------------------------------------
--激活+读操作+预充电的信号状态
-------------------------------------------------------------------------------
      elsif(task_pstate = Active_s)then
        r_sdram_RAS_n <= '0';
        r_sdram_CAS_n <= '1';
        r_sdram_WE_n  <= '1';
        r_sdram_Addr  <= usr_sdram_row_addr;
        r_sdram_BA    <= usr_sdram_ba;
      elsif(task_pstate = Read_s and sta_cnt = 0)then
        r_sdram_RAS_n <= '1';
        r_sdram_CAS_n <= '0';
        r_sdram_WE_n  <= '1';
        r_sdram_Addr  <= "0000" & usr_sdram_col_addr(8 downto 0);
        r_sdram_BA    <= usr_sdram_ba;
      elsif(task_pstate = Precharge_s)then
        r_sdram_RAS_n <= '0';
        r_sdram_CAS_n <= '1';
        r_sdram_WE_n  <= '0';
        r_sdram_Addr  <= "00100" & x"00";  --A10-All Back
        r_sdram_BA    <= usr_sdram_ba;
简单的写指令操作

在T0前需要执行激活指令，图中没有展示该过程，而是着重展示了预充电后，需要等待Trp时间后才能继续操作下一次激活指令。
在这里插入图片描述

-------------------------------------------------------------------------------
--激活+写操作+预充电的信号状态
-------------------------------------------------------------------------------
      elsif(task_pstate = Active_s)then
        w_sdram_RAS_n <= '0';
        w_sdram_CAS_n <= '1';
        w_sdram_WE_n  <= '1';
        w_sdram_Addr  <= wr_sdram_row_addr;
        w_sdram_BA    <= wr_sdram_ba_addr;
      elsif(task_pstate = Write_s and sta_cnt = 0)then
        w_sdram_RAS_n <= '1';
        w_sdram_CAS_n <= '0';
        w_sdram_WE_n  <= '0';
        w_sdram_Addr  <= wr_sdram_col_addr;
        w_sdram_BA    <= wr_sdram_ba_addr;
      elsif(task_pstate = Precharge_s)then
        w_sdram_RAS_n <= '0';
        w_sdram_CAS_n <= '1';
        w_sdram_WE_n  <= '0';
        w_sdram_Addr  <= "00100" & x"00";  --A10-All Back
        w_sdram_BA    <= wr_sdram_ba_addr;

SDRAM代码编写的结构建议

建议分为五个模块，即：
顶层模块
仲裁模块
写模块
读模块
自动刷新模块
使模块间各司其职。

Sdram_Auto_Ref.vhd
Sdram_Inital.vhd
Sdram_Read.vhd 
Sdram_Top.vhd  
Sdram_Write.vhd
Sdram_arbit.vhd

仲裁输出结构

  sdram_CLK  <= not sys_clk;                --100Mhz
  sdram_CS_n <= '0';
  sdram_CKE  <= '1';
  
  process(sys_clk)
  begin
    if(rising_edge(sys_clk))then
      if(sys_rst = '1')then
        sdram_RAS_n <= '1';
        sdram_CAS_n <= '1';
        sdram_WE_n  <= '1';
        sdram_Addr  <= (others => '0');
        sdram_BA    <= "00";
        sdram_dout  <= (others => '0');
        sdram_DQM   <= x"0";
      elsif(task_pstate = idle_s and init_sdram_done = '0')then
        sdram_RAS_n <= init_sdram_RAS_n;
        sdram_CAS_n <= init_sdram_CAS_n;
        sdram_WE_n  <= init_sdram_WE_n;
        sdram_Addr  <= init_sdram_Addr;
        sdram_BA    <= init_sdram_BA;
        sdram_dout  <= init_sdram_DQ;
        sdram_DQM   <= init_sdram_DQM;
        
      elsif(task_pstate = sdram_auto_ref_s)then
        sdram_RAS_n <= auto_ref_RAS_n;
        sdram_CAS_n <= auto_ref_CAS_n;
        sdram_WE_n  <= auto_ref_WE_n;
        sdram_Addr  <= auto_ref_Addr;
        sdram_BA    <= auto_ref_BA;
        sdram_dout  <= auto_ref_DQ;
        sdram_DQM   <= "1111";
        
      elsif(task_pstate = sdram_read_s)then
        sdram_RAS_n <= r_sdram_RAS_n;
        sdram_CAS_n <= r_sdram_CAS_n;
        sdram_WE_n  <= r_sdram_WE_n;
        sdram_Addr  <= r_sdram_Addr;
        sdram_BA    <= r_sdram_BA;
        sdram_DQM   <= r_sdram_DQM;
        
      elsif(task_pstate = sdram_write_s)then
        sdram_RAS_n <= w_sdram_RAS_n;
        sdram_CAS_n <= w_sdram_CAS_n;
        sdram_WE_n  <= w_sdram_WE_n;
        sdram_Addr  <= w_sdram_Addr;
        sdram_BA    <= w_sdram_BA;
        sdram_dout  <= w_sdram_DQ;
        sdram_DQM   <= w_sdram_DQM;
      else
        sdram_RAS_n <= '1';
        sdram_CAS_n <= '1';
        sdram_WE_n  <= '1';
        sdram_Addr  <= (others => '0');
        sdram_BA    <= "00";
        sdram_DQM   <= "1111";
      end if;
    end if;
  end process;

  r_sdram_DQ  <= sdram_DQ;
  
  sdram_DQ   <= sdram_dout when task_pstate = sdram_write_s or init_sdram_done = '0'
                else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ";

资料分享

IS42S86400B器件手册: https://download.csdn.net/download/sgxb2028/12747768
SDRAM控制器代码-VHDL: https://download.csdn.net/download/sgxb2028/12747783

三一九六
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
SDRAM的基片ISSIIS42S16320B.pdf
03-23
SDRAM的基片ISSIIS42S16320B.pdf
SDRAM容量计算
blackberrytcl的专栏
05-10 3408
行地址12位，列地址8位，数据16位，片内有四个组。 那么这块芯片的容量大小是多少？怎么计算的？ 具体计算如下 行地址12位，说明行数是2的12次方 列地址8位，说明列数是2的8次方 数据数就有2的20次方 每个数据16位，就是2字节(B) 所以是2的20次方字节，就是1MB 2字节（B）*1MB=2MB 片内有4组，所以总容量4*2MB=8MB
详解SDRAM基本原理以及FPGA实现读写控制
最新发布
主要分享学习中的知识和遇到的问题
05-01 2448
SDRAM是“Synchronous Dynamic Random Access Memory”的缩写，也叫同步动态随机存取器。因为其单位存储量大、高数据带宽、读写速度快、价格相对便宜等优点被广泛使用在各行各业。同时，其升级版的DDR作为电脑内存也被广泛使用。同步：是指SDRAM工作需要同步时钟，内部的命令的发送与数据的传输都以此时钟为基准，同步时钟是由控制器（CPU/FPGA）发出；动态：是指SDRAM需要不断的刷新来保证数据不丢失；随机：是指数据不是线性依次存储，而是自由指定地址进行数据读写。
SDRAM容量的计算方法
drinkingcode
10-10 9010
当我在看有关SDRAM的芯片手册的时候，我一直在想这样一个问题：SDRAM的容量它究竟是如何计算的呢？经过查找网上的各种资料，最后在这里给大伙分享一下我的总结！ 就以我的开发板的SDRAM的芯片手册的型号：h57v2562gtr60c为例。通过查看我的h57v2562gtr60c的datasheet，我们知道： 行地址选择线有13根（RA0~RA12），列地址选择线有9根(CA0~CA
SDRAM工作原理及时序分析
SYNWIT的博客
09-28 911
对于DQM（Data I/O Mask）信号，每个DQM控制屏蔽8bit数据，对于这款SDRAM，它是16bit的，UDQM可屏蔽高8位，LDQM可屏蔽低8位。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。激活命令，该命令必须在读写操作之前被发送，用于设置所需要的BANK和行地址 (同时设置) ，BANK地址由BS0(BA0)，BS1(BA1)决定，行地址由A0~12决定。2、开始时钟并使CKE置高。
FPGA学习-SDRAM
jk_101的博客
03-15 1259
进入空闲状态后，至少需要执行两个周期的自动刷新命令，自动刷新命令完成之后，就可以对 SDRAM 进行加载模式寄存器了，因为模式寄存器上电后处于未知的状态，因此在执行任何的操作命令之前必须加载模式寄存器，在需要的时候，在模式加载完成后可以执行两次自动刷新命令。和其他芯片比，比较少见的是时钟使能引脚、数据掩码的概念。2.对于 SDRAM 的读写是以突发的方式进行的，即对 sdram 的获取（读或者写）是从一个指定的地址开始，并按照编程好的数量(长度，即很多手册中写到的BL)的地址，以编程好的数据顺序读写数据。
SDRAM接口 VHDL设计讲解
04-14
通过详细阐述SDRAM的特点、工作原理及其接口设计的关键要素，为读者提供了一个深入理解SDRAM及其接口设计的视角。此外，文章还特别强调了利用VHDL语言进行设计的重要性，展示了如何通过精心设计实现高效的数据传输。...
基于FPGA 的立体LED显示驱动器的设计
08-08
在当今科技日新月异的时代，LED显示技术因其亮度高、视角广、寿命长等优势，在众多领域得到广泛应用。然而，随着人们对视觉体验的追求不断提升，传统的二维显示已无法满足需求，立体显示技术应运而生。本文着重探讨...
基于FPGA的LED大屏幕控制系统的设计实现
11-08
数据流分为控制数据和显示数据，控制数据由PC软件发送，通过FPGA处理并传输到接收卡，而显示数据则由DVI接口解码，缓存到SDRAM，经过数据调整后发送至接收卡，最终驱动LED显示屏。 在SDRAM缓存优化方面，文章提出了...
基于FPGA芯片控制全彩LED大屏幕图像显示系统系统设计.doc
12-03
全彩LED大屏幕因其亮度高、视角广、色彩鲜艳等特点，广泛应用于广告、交通、体育赛事等领域。本文探讨了一种基于FPGA芯片控制的全彩LED大屏幕图像显示系统设计，它不仅能够实现高清图像的控制，还支持远程以太网传输...
基于SOPC的旋转LED屏控制系统设计方案
08-08
该系统以ALTERA公司的EP2C20 FPGA为核心，通过集成软核处理器NIOS，以及SDRAM控制器和EPCS控制器等组件，实现了高效能和高度集成的控制。 首先，系统设计中关键的组成部分是NIOS软核处理器，这是一种嵌入在FPGA内部...
FPGA——初识SDRAM
a17377547725的博客
11-07 1899
FPGA——初识SDRAM
【FPGA】Verilog编程实现SDRAM读写（一） ----- 初识SDRAM
白码王子小张的博客
10-24 5407
SDRAM概念、操作步骤、操作命令讲解
FPGA之SDRAM基础知识学习
weixin_54358182的博客
09-05 1819
通俗易懂，为大家介绍存储器的基础知识，以及SDRAM的操作命令！
FPGA实现SDRAM接口（4）--写操作
孤独的单刀
09-21 7855
通过本文您会学到：如何进行SDRAM的写操作。
FPGA 39 SDRAM 控制器驱动设计(优化:实现连续读写功能的操作)
lj1986817902的博客
09-27 2501
FPGA 39 SDRAM 控制器驱动设计 一、基本知识和概念： SDRAM 和 SRAM 的了解和学习 SDRAM : 同步动态随机存储器（Synchronous Dynamic Random Access Memory） 1、同步的意思是 ：时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准 2、动态的意思是 ：不断的刷新来保证数据不丢失； 3、随机存储器的意思是： 读取和写入可以随机指定地址，而不是必须按照严格的线性次序变化。 还有一种器件叫
【FPGA】FPGA sdram接口实现
weixin_45888898的博客
02-17 7710
文章目录一、sdram二、看sdram手册找关键1.描述2.接口信号3.关键的时间4.模式寄存器设置5.各个状态不同的数据6.手册里的状态机7.读时序8.电源启动9.初始化的刷新三、状态机设计1.sdram接口状态机四、代码实现sdram接口1.==sdram_interface.v==五、仿真验证六、quartus调用ip核实现sdram接口七、总结 一、sdram 同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动
FPGA驱动SDRAM
weixin_67803687的博客
10-19 557
SDRAM(同步动态随机存取存储器)。
Kintex FPGA PCI-E高级教程：XDMA WIN64版(B)自学资料
"04_Kintex FPGA 修炼秘籍PCIE高级篇XDMA WIN64 版本(B) MK7325FA.pdf" 该文档是针对Kintex FPGA的PCI-E高级应用教程，特别关注Xilinx的XDMA IP核在Windows 64位环境下的使用。这份电子版自学资料由常州一二三电子...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

三一九六

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值