FPGA学习之实现SDRAM

最新推荐文章于 2024-04-26 11:47:52 发布
最新推荐文章于 2024-04-26 11:47:52 发布
阅读量1k 收藏 6
点赞数 3
分类专栏： FPGA学习 文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_30093417/article/details/128230916
版权

1 废话篇

1.1 存储器

在这里插入图片描述
RAM 掉电数据会丢失 ROM不会丢失 但是读写速度比较慢
Flash 闪存 掉电数据不会丢失 容量小 读写速度比较快

SDRAM 优点：空间存储量大、读写速度快、价格相对便宜；缺点：控制逻辑复杂；

1.2 SDRAM内部结构

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

地址线：行地址和列地址，SDRAM里面有4个bank 所以只需要两个地址线就可以表示四个bank。

1.3 硬件设计

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2 SDRAM操作时序

2.1 初始化

在这里插入图片描述
在这里插入图片描述
模式寄存器的设置 是地址总线来设置的，模式寄存器设置周期（TRSC）

2.2 读写操作

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
tRCD是时钟周期
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

2.3 刷新

在这里插入图片描述
在这里插入图片描述

小达爱学习
关注
  • 3
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA读写SDRAM,代码均经过详细注释
09-12
众所周知，片上RAM是FPGA的宝贵资源。对于一些低端的FPGA芯片，其片上RAM实在是少的可怜，甚至不能存下一张图片。若要用FPGA实现图像处理，显然需要外部存储器。 而在外部存储器中，SDRAM的特点是速度快，价格低，但时序复杂。今天，主要介绍的就是使用FPGA读写SDRAM的实验。 文章最后，将会给出所有代码，代码均经过详细注释。 实验环境： 硬件环境： FPGA：Cyclone II 系列 FPGA片上RAM： 160000+bit SDRAM： 4 Banks x 1M x 16Bit , 100Mhz
基于FPGA的SDRAM控制器设计（一）----------SDRAM初始化
啦啦啦啦啦
04-04 3841
SDRAM简介 SDRAM（synchronous Dynamic Random ），同步动态随机存储器，同步指内存工作需要同步时钟，内存的命令的发送和数据的接收都以它为标准。动态是指需要不断地刷新来保证数据不丢失（电容存储），随机指的是储存位置可以随机指定，自由储存。 ...
FPGA SDRAM控制器——SDRAM的仿真模型sdram_model_plus
06-30
SDRAM的仿真模型sdram_model_plus 作者：李晟、陈乃奎、罗瑶 在进行SDRAM初始化模块编写时使用
FPGA读写SDRAM page fifo实验完整Verilog逻辑源码Quartus工程文件.zip
08-25
FPGA读写SDRAM page fifo实验完整Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module sdram_read_write( clk, reset_n, state_signal, rw_done_signal, ar_done_signal, sdram_bank_addr, write_data, read_data, io_ctl, sdram_command, sdram_address, sdram_dqm, sdram_data ); //参数定义 //端口定义 input clk; //时钟信号100MHz input reset_n; //复位信号，低电平有效 input [2:0] state_signal; //状态信号，用于控制对SDRAM进行读写和自刷新 input [21:0] sdram_bank_addr; //SDRAM最小单元地址，[21:20]块地址+[19:8]行地址Row+[7：0]列地址Column input [15:0] write_data; //写入SDRAM的数据 input io_ctl; output rw_done_signal; //读写完成信号 output ar_done_signal; //自动刷新完成信号 output [15:0] read_data; //从SDRAM读出的数据 output [4:0] sdram_command; //SDRAM指令，cke、cs_n、ras、cas_n、we_n，SDRAM指令信号 output [13:0] sdram_address; //SDRAM读写地址 output [1:0] sdram_dqm; //SDRAM数据掩码 inout [15:0] sdram_data; //sdram读写数据 //常量定义 parameter NOP = 5'b10111, //空操作 ACTIVE = 5'b10011, //行激活 READ = 5'b10101, //读操作 WRITE = 5'b10100, //写操作 PR = 5'b10010, //预充电 AR = 5'b10001, //自刷新 LMR = 5'b10000, //设置寄存器 BURST_STOP = 5'b10110; //突发停止指令 parameter ar_state = 3'b001, //自刷新状态 re
FPGA 39 SDRAM 控制器驱动设计(优化:实现连续读写功能的操作)
lj1986817902的博客
09-27 1933
FPGA 39 SDRAM 控制器驱动设计 一、基本知识和概念： SDRAM 和 SRAM 的了解和学习 SDRAM : 同步动态随机存储器（Synchronous Dynamic Random Access Memory） 1、同步的意思是 ：时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准 2、动态的意思是 ：不断的刷新来保证数据不丢失； 3、随机存储器的意思是： 读取和写入可以随机指定地址，而不是必须按照严格的线性次序变化。 还有一种器件叫
【FPGA】FPGA sdram接口实现
weixin_45888898的博客
02-17 7054
文章目录一、sdram二、看sdram手册找关键1.描述2.接口信号3.关键的时间4.模式寄存器设置5.各个状态不同的数据6.手册里的状态机7.读时序8.电源启动9.初始化的刷新三、状态机设计1.sdram接口状态机四、代码实现sdram接口1.==sdram_interface.v==五、仿真验证六、quartus调用ip核实现sdram接口七、总结 一、sdram 同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动
FPGA学习-SDRAM
jk_101的博客
03-15 1078
进入空闲状态后，至少需要执行两个周期的自动刷新命令，自动刷新命令完成之后，就可以对 SDRAM 进行加载模式寄存器了，因为模式寄存器上电后处于未知的状态，因此在执行任何的操作命令之前必须加载模式寄存器，在需要的时候，在模式加载完成后可以执行两次自动刷新命令。和其他芯片比，比较少见的是时钟使能引脚、数据掩码的概念。2.对于 SDRAM 的读写是以突发的方式进行的，即对 sdram 的获取（读或者写）是从一个指定的地址开始，并按照编程好的数量(长度，即很多手册中写到的BL)的地址，以编程好的数据顺序读写数据。
【FPGA】Verilog编程实现SDRAM读写（一） ----- 初识SDRAM
白码王子小张的博客
10-24 4793
SDRAM概念、操作步骤、操作命令讲解
FPGA——初识SDRAM
a17377547725的博客
11-07 1787
FPGA——初识SDRAM
FPGA学习笔记——SDRAM驱动实现
蓝藻的博客
11-02 202
SDRAM的行数为4096，那么就需要在64ms内刷新4096次，我们在64ms内均匀的刷新4096行，那么自刷新的指令间隔：64ms/4096 = 15.6us。大概思路是因为DRAM的指令主要由CKE、CS、RAS、CAS、WE、A10这几个引脚控制，所以可以参数化设置一下，将不同状态下产生的指令存到r_sdram_cmd这个寄存器中，然后把这个寄存器的不同位接到CKE、CS、RAS、CAS、WE、A10这几个引脚上。参数方面设置了几个重要的时序参数，比如TRCD，CL，TWR等。
fpga学习之数码管显示 fpga开发.pdf
04-22
fpga学习之数码管显示 fpga开发.pdf
利用FPGA实现MMC2107与SDRAM接口设计
12-09
摘要：介绍基于现场可编程门阵列（FPGA），利用VHDL语言设计实现MMC2107与SDRAM接口电路。文中包括MMC2107组成结构、SDRAM存储接口结构和SDRAM控制状态机的设计。 关键词：现场可编程门阵列 SDRAM EBI VHDL 状态机 ...
如何实现FPGA到DDR3 SDRAM存储器的连接
11-07
该架构无疑速度更快，容量更大，单位比特的功耗更低，但问题是如何实现DDR3 SDRAM DIMM与FPGA的接口呢？ 　关键词——均衡！ 　如果没有将均衡功能直接设计到FPGA I/O架构中，那么任何设备连接到DDR3 SDRAM DIMM都...
FPGA 实现对SDRAM的控制
05-14
FPGA 实现对SDRAM的读写控制 一般的SDRAM都支持
Procise使用之PL端流程(1)
最新发布
qq_41656020的博客
04-26 690
纯PL端的流程其实和vivado的步骤相似，也是新建工程，创建verilog文件，添加约束以及生成bit位流。不同的是，约束文件不是.xdf而是UCF文件格式，约束内容也包括管脚和时钟约束（只能手动编写约束，不能自动生成）：成功：然后准备烧写程序：vivado下也扫链成功了：但是是zynq7z020的型号（因为工程设置的型号？还是fmql20对标该型号？看教程也是这么个情况。连接成功！前提：MIO[2]=1（MIO[2]=0默认级联模式）
OFDM802.11a的FPGA实现（五）卷积编码器的FPGA实现与验证（含verilog代码和matlab代码）
xxqlover的博客
04-23 1134
前面一节完成了扰码器的FPGA设计与Matlab验证，这节继续对卷积编码器进行实现和验证。
sky13笔记
weixin_43369700的博客
04-23 255
FPGA工具自动推断这是个ram，但是asic就不行，它必须要用memory compile生成，因为不知道工艺库（28nm or 40nm, tsmc台积电 or smic中芯国际）硬件行为本身是并行的，而CPU是串行行为，为了用串行行为去仿真并行行为，规定了阻塞/非阻塞赋值。generate是物理上的展开，在compile时完成展开。5.为什么要定义阻塞赋值，非阻塞赋值？定义成reg的时序逻辑，用<=赋值。定义成reg的组合逻辑，用=赋值；4.参数化SP-SRAM模型。1.generate用法。
Xinlinx FPGA内的存储器BRAM全解
qq_43433724的博客
04-23 1284
Xilinx 7系列fpga中的块RAM存储高达36 Kb的数据，可以配置为两个独立的18 Kb BRAM或一个36 Kb RAM。每个36Kb块RAM也可以配置成深度×宽度为64K × 1(当与相邻的36KB块RAM级联时)、32K × 1、16K × 2、8K × 4、4K × 9、2K × 18、1K × 36或512 × 72的简单双端口模式。每个18Kb块RAM可以配置成深度×宽度为16K × 1、8K × 2、4K × 4、2K × 9、1K × 18或512 × 36的简单双端口模式。
光纤网络电力控制系统设计方案：623-6U CPCI的光纤网络电力控制系统
04-23 988
柔性直流输电系统中用于控制与测量的FS系统，适用于风电和太阳能发电的并网快速数值计算和闭环控制，以及与直流输电系统的换流器有关的特殊控制功能，包括门控单元的信号处理。对于TDM板卡，每个板子的主FPGA有9对LVDS互联，彼此互相连接在一起，使用的时候，主控板通过LVDS给所有的从板数据，另外有32根普通IO，TMD给主控板提供需要的控制数据。16路IO：输入输出均为16路的，总共为32路的IO，输入输出方式均采用开路的方式，满足24V的接口需求；时钟支持多板卡同源。
fpga sdram 源码
05-16
FPGA是一种可编程逻辑器件，可以根据用户需求重新配置内部逻辑电路，实现各种不同的应用。SDRAM是一种同步动态随机存储器，具有大容量、高速度、低功耗等特点。将FPGA和SDRAM结合起来，可以实现各种复杂的应用，如图像处理、数据存储等。 在FPGA中使用SDRAM需要编写相应的源码。首先，需要引入SDRAM控制器的IP核或者自行设计SDRAM控制器。对于IP核的使用，通常需要设置一些参数，如时序等。然后，需要编写上位机和FPGA之间的通信代码，以实现数据的读写。最后，需要编写应用程序的代码，以实现相应的功能，如图像处理等。 编写FPGA和SDRAM的源码需要具备一定的硬件设计和编程经验。此外，需要熟悉相关的开发工具，如Vivado等。对于初学者来说，可以通过参考别人的代码和教程来学习和实践。需要注意的是，FPGA和SDRAM的源码需要经过验证和测试，确保其功能和性能符合要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值