Alutium Designer13中如何给不规则形状 铺铜

1. 如图:

第一步: 框选整个原理图;

第二步:如下,单击Tools菜单中的“Create Polygon from Selected Primitives”选项,或者依次按下键盘“T”、“V”、“G”按键;

单击后,弹出如下对话框,单击“Yes”即可;

第三步: 创建完成后,PCB原理图会变成如下的形状,在原理图的黑色空白处(不要选择元器件)双击鼠标左键

第四步: 设置铺铜选项;

               弹出铺铜对话框,填充方式选择“Solid”或“Hatched”;

               Hatch Mode选择“90”或“45”(当然也可以选择其他模式);

               也可以设置要连接的引脚,一般情况是连接GND;

最后,单击OK,即可完成铺铜工作。

  • 4
    点赞
  • 17
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
**四层电路板布线方法:一般而言,四层电路板可分为顶层、底层和两个间层。顶层和底层走信号线, 间层首先通过命令DESIGN/LAYER STACK MANAGER用ADD PLANE 添加INTERNAL PLANE1和INTERNAL PLANE2 分别作为用的最多的电源层如VCC和地层如GND(即连接上相应的网络标号。注意不要用ADD LAYER,这会增 加MIDPLAYER,后者主要用作多层信号线放置),这样PLNNE1和PLANE2就是两层连接电源VCC和地GND的皮。 如果有多个电源如VCC2等或者地层如GND2等,先在PLANE1或者PLANE2用较粗导线或者填充FILL(此时该导 线或FILL对应的皮不存在,对着光线可以明显看见该导线或者填充)划定该电源或者地的大致区域 (主要是为了后面PLACE/SPLIT PLANE命令的方便),然后用PLACE/SPLIT PLANE在INTERNAL PLANE1和 INTERNAL PLANE2相应区域划定该区域(即VCC2皮和GND2片,在同一PLANE此区域不存在VCC了) 的范围(注意同一个PLANE不同网络表层尽量不要重叠。设SPLIT1和SPLIT2是在同一PLANE重叠两块, 且SPLIT2在SPLIT1内部,制版时会根据SPLIT2的边框自动将两块分开(SPLIT1分布在SPLIT的外围)。 只要注意在重叠时与SPLIT1同一网络表的焊盘或者过孔不要在SPLIT2的区域试图与SPLIT1相连就不会 出问题)。这时该区域上的过孔自动与该层对应的皮相连,DIP封转器件及接插件等穿过上下板的器件引脚会自动与该区域的PLANE让开。点击DESIGN/SPLIT PLANES可查看各SPLIT PLANES。
简单的透明 OpenGL的绝大多数特效都与某些类型的(色彩)混合有关。混色的定义为,将某个象素的颜色和已绘制在屏幕上与其对应的象素颜色相互结合。至于如何结合这两个颜色则依赖于颜色的alpha通道的分量值,以及/或者所使用的混色函数。Alpha通常是位于颜色值末尾的第4个颜色组成分量。前面这些课我们都是用GL_RGB来指定颜色的三个分量。相应的GL_RGBA可以指定alpha分量的值。更进一步,我们可以使用glColor4f()来代替glColor3f()。 绝大多数人都认为Alpha分量代表材料的透明度。这就是说,alpha值为0.0时所代表的材料是完全透明的。alpha值为1.0时所代表的材料则是完全不透明的。 混色的公式 若您对数学不感冒,而只想看看如何实现透明,请跳过这一节。若您想深入理解(色彩)混合的工作原理,这一节应该适合您吧。『译者注:其实并不难^-^。原文的公式如下,CKER再唠叨一下吧。其实混合的基本原理是就将要分色的图像各象素的颜色以及背景颜色均按照RGB规则各自分离之后,根据-图像的RGB颜色分量*alpha值+背景的RGB颜色分量*(1-alpha值)-这样一个简单公式来混合之后,最后将混合得到的RGB分量重新合并。』 公式如下: (Rs Sr + Rd Dr, Gs Sg + Gd Dg, Bs Sb + Bd Db, As Sa + Ad Da) OpenGL按照上面的公式计算这两个象素的混色结果。小写的s和r分别代表源象素和目标象素。大写的S和D则是相应的混色因子。这些决定了您如何对这些象素混色。绝大多数情况下,各颜色通道的alpha混色值大小相同,这样对源象素就有 (As, As, As, As),目标象素则有1, 1, 1, 1) - (As, As, As, As)。上面的公式就成了下面的模样: (Rs As + Rd (1 - As), Gs As + Gd (1 - As), Bs As + Bs (1 - As), As As + Ad (1 - As)) 这个公式会生成透明/半透明的效果。 OpenGL的混色 在OpenGL实现混色的步骤类似于我们以前提到的OpenGL过程。接着设置公式,并在绘制透明对象时关闭写深度缓存。因为我们想在半透明的图形背后绘制 对象。这不是正确的混色方法,但绝大多数时候这种做法在简单的项目都工作的很好。 Rui Martins 的补充: 正确的混色过程应该是先绘制全部的场景之后再绘制透明的图形。并且要按照与深度缓存相反的次序来绘制(先画最远的物体)。 考虑对两个多边形(1和2)进行alpha混合,不同的绘制次序会得到不同的结果。(这里假定多边形1离观察者最近,那么正确的过程应该先画多边形2,再画多边形1。正如您再现实所见到的那样,从这两个<透明的>多边形背后照射来的光线总是先穿过多边形2,再穿过多边形1,最后才到达观察者的眼睛。) 在深度缓存启用时,您应该将透明图形按照深度进行排序,并在全部场景绘制完毕之后再绘制这些透明物体。否则您将得到不正确的结果。我知道某些时候这样做是很令人痛苦的,但这是正确的方法。
3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近,DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图: a) 划分数字、模拟、DAA电路及其相关电路; b) 在各个电路划分数字、模拟、混合数字/模拟元器件; c) 注意各IC芯片电源和信号引脚的定位。 2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1),数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。 Note:当DAA电路占较大比重时,会有较多控制/状态信号走线穿越其布线区域,可根据当地规则限定做调整,如元器件间距、高压抑制、电流限制等。 2.3 初步划分完毕後,从Connector和Jack开始放置元器件: a) Connector和Jack周围留出插件的位置; b) 元器件周围留出电源和地走线的空间; c) Socket周围留出相应插件的位置。 2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等): a) 确定元器件放置方向,尽量使数字信号及模拟信号引脚朝向各自布线区域; b) 将元器件放置在数字和模拟信号布线区域的交界处。 2.5 放置所有的模拟器件: a) 放置模拟电路元器件,包括DAA电路; b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面; c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件; d) 对於串行DTE模块,DTE EIA/TIA-232-E 系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线,以减少/避免每条线上增加的噪声抑制器件,如阻流圈和电容等。 2.6 放置数字元器件及去耦电容: a) 数字元器件集放置以减少走线长度; b) 在IC的电源/地间放置0.1uF的去耦电容,连接走线尽量短以减小EMI; c) 对并行总线模块,元器件紧靠 Connector边缘放置,以符合应用总线接口标准,如ISA总线走线长度限定在2.5in; d) 对串行DTE模块,接口电路靠近Connector; e) 晶振电路尽量靠近其驱动器件。 2.7 各区域的地线,通常用0 Ohm电阻或bead在一点或多点相连。 3. 信号走线 3.1 Modem信号走线,易产生噪声的信号线和易受干扰的信号线尽量远离,如无法避免时要用性信号线隔离。 Modem易产生噪声的信号引脚、性信号引脚、易受干扰的信号引脚如下表所示: 3.2 数字信号走线尽量放置在数字信号布线区域内; 模拟信号走线尽量放置在模拟信号布线区域内; (可预先放置隔离走线加以限定,以防走线布出布线区域) 数字信号走线和模拟信号走线垂直以减小交叉耦合。 3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。 a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面,线宽50-100mil; b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面,线宽50-100mil,其一面PCB板边应布200mil宽度。 3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil),如/HCS、/HRD、/HWT、/RESET。 3.5 模拟信号走线线宽>10mil(一般为12-15mil),如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。 3.6 所有其它信号走线尽量宽,线宽>5mil(一般为 10mil),元器件间走线尽量短(放置器件时应预先考虑)。 3.7 旁路电容到相应IC的走线线宽>25mil,并尽量避免使用过孔。 3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面, 隔离地线可走到PCB的另一面以跳过信号走线而保持连续。 3.9 高频信号走线避免使用90度角弯转,应使用平滑圆弧或45度角。 3.10 高频信号走线应减少使用过孔连接。 3.11 所有信号走线远离晶振电路。 3.12 对高频信号走线应采用单一连续走线,避免出现从一点延伸出几段走线的情况。 3.13 DAA电路,穿孔周围(所有层面)留出至少60mil的空间。 3.14 清除地线环路,以防意外电流回馈影响电源。 4. 电源 4.1 确定电源连接关系。 4.2 数字信号布线区域,用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处,以防电源尖峰脉冲引发的噪声干扰。 4.3 对双面板,在用电电路相同层面,用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理) 4.4 一般地,先布电源走线,再布信号走线。 5. 地 5.1双面板,数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充,各层面同类地区域连接在一起,不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域,AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。 5.2 四层板,使用数字和模拟地区域覆盖数字和模拟元器件(除DAA);Modem DGND引脚接至数字地区域,AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。 5.3 如设计须EMI过滤器,应在接口插座端预留一定空间,绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充,如有屏蔽外壳也须与之相连。 5.4 每个功能模块电源应分开。功能模块可分为:并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等,每个功能模块的电源/地只能在电源/地的源点相连。 5.5 对串行DTE模块,使用去耦电容减少电源耦合,对电话线也可做相同处理。 5.6 地线通过一点相连,如可能,使用Bead;如抑制EMI需要,允许地线在其它地方相连。 5.7 所有地线走线尽量宽,25-50mil。 5.8 所有IC电源/地间的电容走线尽量短,并不要使用过孔。 6. 晶振电路 6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短,以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短,且弯转角度不小於45度。(因XTLO连接至上升时间快,大电流之驱动器) 6.2 双面板没有地线层,晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚,且尽量减少过孔。 6.3 如可能,晶振外壳接地。 6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。 6.5 晶振电容的地直接连接至 Modem的GND引脚,不要使用地线区域或地线走线来连接电容和Modem的GND引脚。 7. 使用EIA/TIA-232接口的独立Modem设计 7.1 使用金属外壳。 如果须用塑料外壳,应在内部贴金属箔片或喷导电物质以减小EMI。 7.2 各电源线上放置相同模式的Choke。 7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。 7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。 7.5 EIA/TIA-232电缆信号地接至数字地。 针对模拟信号,再作一些详细说明: 模拟电路的设计是工程师们最头疼、但也是最致命的设计部分,尽管目前数字电路、大规模集成电路的发展非常迅猛,但是模拟电路的设计仍是不可避免的,有时也是数字电路无法取代的,例如 RF 射频电路的设计!这里将模拟电路设计应该注意的问题总结如下,有些纯属经验之谈,还望大家多多补充、多多批评指正!... (1)为了获得具有良好稳定性的反馈电路,通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。 (2)积分反馈电路通常需要一个小电阻(约 560 欧)与每个大于 10pF 的积分电容串联。 (3)在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽,而只能使用被动元件(最好为 RC 电路)。仅仅在运放的开环增益比闭环增益大的频率下,积分反馈方法才有效。在更高的频率下,积分电路不能控制频率响应。 (4)为了获得一个稳定的线性电路,所有连接必须使用被动滤波器或其他抑制方法(如光电隔离)进行保护。 (5)使用 EMC 滤波器,并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。 (6)在外部电缆的连接处应该放置输入输出滤波器,任何在没有屏蔽系统内部的导线连接处都需要滤波,因为存在天线效应。另外,在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接处也需要滤波。 (7)在模拟 IC 的电源和地参考引脚需要高质量的 RF 去耦,这一点与数字 IC 一样。但是模拟 IC 通常需要低频的电源去耦,因为模拟元件的电源噪声抑制比(PSRR)在高于 1KHz 后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用 RC 或 LC 滤波。电源滤波器的拐角频率应该对器件的 PSRR 拐角频率和斜率进行补偿,从而在整个工作频率范围内获得所期望的 PSRR 。 (8)对于高速模拟信号,根据其连接长度和通信的最高频率,传输线技术是必需的。即使是低频信号,使用传输线技术也可以改善其抗干扰性,但是没有正确匹配的传输线将会产生天线效应。 (9)避免使用高阻抗的输入或输出,它们对于电场是非常敏感的。 (10)由于大部分的辐射是由共模电压和电流产生的,并且因为大部分环境的电磁干扰都是共模问题产生的,因此在模拟电路使用平衡的发送和接收(差分模式)技术将具有很好的 EMC 效果,而且可以减少串扰。平衡电路(差分电路)驱动不会使用 0V 参考系统作为返回电流回路,因此可以避免大的电流环路,从而减少 RF 辐射。 (11)比较器必须具有滞后(正反馈),以防止因为噪声和干扰而产生的错误的输出变换,也可以防止在断路点产生振荡。不要使用比需要速度更快的比较器(将 dV/dt 保持在满足要求的范围内,尽可能低)。 (12)有些模拟 IC 本身对射频场特别敏感,因此常常需要使用一个安装在 PCB 上,并且与 PCB 的地平面相连接的小金属屏蔽盒,对这样的模拟元件进行屏蔽。注意,要保证其散热条件 PCB布线规则2 连线精简原则 连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是在高频回路,当然为了达到阻抗匹配而需要进行特殊延长的线就例外了,例如蛇行走线等。安全载流原则线的宽度应以自己所能承载的电流为基础进行设计,线的载流能力取决于以下因素:线宽、线厚(铂厚度)、允许温升等,下表给出了导线的宽度和导线面积以及导电电流的关系(军品标准),可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电(导线厚50um,允许温升10℃) 导线宽度(Mil) 导线电流(A) 10 1 15 1.2 20 1.3 25 1.7 30 1.9 50 2.6 75 3.5 100 4.2 200 7.0 250 8.3 相关的计算公式为: I=KT0.44A0.75 其: K 为修正系数,一般覆线在内层时取0.024,在外层时取0.048; T 为最大温升,单位为℃; A 为覆线的截面积,单位为mil(不是mm,注意); I 为允许的最大电流,单位是A。 电磁抗干扰原则 电磁抗干扰原则涉及的知识点比较多,例如膜线的拐弯处应为圆角或斜角(因为高频时直角或者尖角的拐弯会影响电气性能)双面板两面的导线应互相垂直、斜交或者弯曲走线,尽量避免平行走线,减小寄生耦合等。 一、 通常一个电子系统有各种不同的地线,如数字地、逻辑地、系统地、机壳地等,地线的设计原则如下: 1、 正确的单点和多点接地在低频电路,信号的工作频率小于1MHZ,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHZ 时,如果采用一点接地,其地线的长度不应超过波长的1/20,否则应采用多点接地法。 2、 数字地与模拟地分开 若线路板上既有逻辑电路又有线性电路,应尽量使它们分开。一般数字电路的抗干扰能力比较强,例如TTL 电路的噪声容限为0.4~0.6V,CMOS 电路的噪声容限为电源电压的0.3~0.45 倍,而模拟电路只要有很小的噪声就足以使其工作不正常,所以这两类电路应该分开布局布线。 3、 接地线应尽量加粗 若接地线用很细的线条,则接地电位会随电流的变化而变化,使抗噪性能降低。因此应将地线加粗,使它能通过三倍于印制板上的允许电流。如有可能接地线应在2~3mm 以上。 4、 接地线构成闭环路 只由数字电路组成的印制板,其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻,从而减小接地电位差。 二、 配置退藕电容 PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容,退藕电容的一般配置原则是: 电源的输入端跨接10~100uf 的电解电器,如果印制电路板的位置允许,采用100uf 以上的电解电容器抗干扰效果会更好。 原则上每个集成电路芯片都应布置一个0.01uf~`0.1uf 的瓷片电容,如遇印制板空隙不够,可每4~8 个芯片布置一个1~10uf 的钽电容(最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用钽电容或聚碳酸酝电容)。 对于抗噪能力弱、关断时电源变化大的器件,如RAM、ROM 存储器件,应在芯片的电源线和地线之间直接接入退藕电容。 电容引线不能太长,尤其是高频旁路电容不能有引线。 三、 过孔设计 在高速PCB 设计,看似简单的过孔也往往会给电路的设计带来很大的负面效应,为了减小过孔的寄生效应带来的不利影响,在设计可以尽量做到: 从成本和信号质量两方面来考虑,选择合理尺寸的过孔大小。例如对6- 10 层的内存模块PCB 设计来说,选用10/20mil(钻孔/焊盘)的过孔较好,对于一些高密度的小尺寸的板子,也可以尝试使用8/18Mil 的过孔。在目前技术条件下,很难使用更小尺寸的过孔了(当孔的深度超过钻孔直径的6 倍时,就无法保证孔壁能均匀镀);对于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗。 使用较薄的PCB 板有利于减小过孔的两种寄生参数。 PCB 板上的信号走线尽量不换层,即尽量不要使用不必要的过孔。 电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好。 在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路。甚至可以在PCB 板上大量放置一些多余的接地过孔。 四、 降低噪声与电磁干扰的一些经验 能用低速芯片就不用高速的,高速芯片用在关键地方。 可用串一个电阻的方法,降低控制电路上下沿跳变速率。 尽量为继电器等提供某种形式的阻尼,如RC 设置电流阻尼。 使用满足系统要求的最低频率时钟。 时钟应尽量靠近到用该时钟的器件,石英晶体振荡器的外壳要接地。 用地线将时钟区圈起来,时钟线尽量短。 石英晶体下面以及对噪声敏感的器件下面不要走线。 时钟、总线、片选信号要远离I/O 线和接插件。 时钟线垂直于I/O 线比平行于I/O 线干扰小。 I/O 驱动电路尽量靠近PCB 板边,让其尽快离开PCB。对进入PCB 的信号要加滤波,从高噪声区来信号也要加滤波,同时用串终端电阻的办法,减小信号反射。 MCU 无用端要接高,或接地,或定义成输出端,集成电路上该接电源、地的端都要接,不要悬空。 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 印制板尽量使用45 折线而不用90 折线布线,以减小高频信号对外的发射与耦合。 印制板按频率和电流开关特性分区,噪声元件与非噪声元件呀距离再远一些。 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗。 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。 对A/D 类器件,数字部分与模拟部分不要交叉。 元件引脚尽量短,去藕电容引脚尽量短。 关键的线要尽量粗,并在两边加上保护地,高速线要短要直。 对噪声敏感的线不要与大电流,高速开关线并行。 弱信号电路,低频电路周围不要形成电流环路。 任何信号都不要形成环路,如不可避免,让环路区尽量小。 每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容。 用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容,使用管状电容时,外壳要接地。对干扰十分敏感的信号线要设置包地,可以有效地抑制串扰。 信号在印刷板上传输,其延迟时间不应大于所有器件的标称延迟时间。环境效应原则要注意所应用的环境,例如在一个振动或者其他容易使板子变形的环境采用过细的膜导线很容易起皮拉断等。 安全工作原则 要保证安全工作,例如要保证两线最小间距要承受所加电压峰值,高压线应圆滑,不得有尖锐的倒角,否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便,例如印制板上有大面积地线和电源线区时(面积超过50平方毫米),应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计,例如元件的焊接点用焊盘来表示,这些焊盘(包括过孔)均会自动不上阻焊油,但是如用填充块当表贴焊盘或用线段当金手指插头,而又不做特别处理,(在阻焊层画出无阻焊油的区域),阻焊油将掩盖这些焊盘和金手指,容易造成误解性错误;SMD 器件的引脚与大面积覆连接时,要进行热隔离处理,一般是做一个Track 到箔,以防止受热不均造成的应力集而导致虚焊;PCB上如果有Φ12 或方形12mm 以上的过孔时,必须做一个孔盖,以防止焊锡流出等。 经济原则 遵循该原则要求设计者要对加工,组装的工艺有足够的认识和了解,例如5mil 的线做腐蚀要比8mil 难,所以价格要高,过孔越小越贵等 热效应原则 在印制板设计时可考虑用以下几种方法:均匀分布热负载、给零件装散热器,局部或全局强迫风冷。从有利于散热的角度出发,印制板最好是直立安装,板与板的距离一般不应小于2cm,而且器件在印制板上的排列方式应遵循一定的规则:同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列,发热量小或耐热性差的器件(如小信号晶体管、小规模集成电路、电解电容等)放在冷却气流的最上(入口处),发热量大或耐热性好的器件(如功率晶体管、大规模集成电路等)放在冷却气流最下。在水平方向上,大功率器件尽量靠近印刷板的边沿布置,以便缩短传热路径;在垂直方向上,大功率器件尽量靠近印刷板上方布置,以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域(如设备的底部),千万不要将它放在发热器件的正上方,多个器件最好是在水平面上交错布局。设备内印制板的散热主要依靠空气流动,所以在设计时要研究空气流动的路径,合理配置器件或印制电路板。采用合理的器件排列方式,可以有效地降低印制电路的温升。此外通过降额使用,做等温处理等方法也是热设计经常使用的手段。
25312 提高了面板的打开速度,例如“属性”和“视图配置”面板。 26036 修改了引脚映射器的数据列排序,以匹配网络名称和引脚编号顺序。 26554 修复了按组件容差排序后,Explorer面板显示错误组件参数的问题。 26927 改进了滚动条的UI动作(在面板,网格,对话框),使它们更易于使用。 27405 修复了访问多维数组时出现“变量或安全数组索引超出范围”错误消​​息的问题。 27113 修复了在删除VCS Provider-GIT服务时尝试检出时引发异常的问题(BC:9551)。 27906 修复了以下问题:“属性”面板的修改字段值(在SCHDOC或SCHLIB上编辑对象时),如果当前所选项目已更改为另一个项目,或取消选择(BC:9641)。 27975 改善了多板装配板组件和外部零件之间的移动和锁定行为。 28216 修复了.PrjPCB文件克隆变体复制UniqueID导致具有相同足迹的备用零件的无限ECO循环参数的错误。 28304 更新登录下拉菜单UI以提供所有可用的托管内容服务器。 28482 减少和优化系统注册表的查询数量(BC:9106)。 28582 更新了“打开项目”对话框,从文件浏览器到对话框,以访问所有项目源,包括托管项目。 28907 添加了新的“创建项目”对话框,简化了项目目标位置和应用模板的选择。 29828 修复了导致对关联服务器进行多次重新连接尝试的无效会话ID错误。 29880 名称Design Workspace已更改为Project Group,以避免与新的云工作区混淆。已保存的项目组保留了* .DsnWrk文件扩展名。 数据管理 21617 修改了ActiveBOM的“过滤器编辑器”对话框UI。 22430 添加了在组件编辑器,资源管理器和ActiveBOM为托管组件设置制造商零件选择排名的功能。 22653 将供应商部件号和制造商部件号的检索更改为批处理模式,以防止与BOM报告,SchLib编辑器和带有活动物料清单的OutJob的顺序单个数据请求相关的延迟。 22982 修复了“数据管理 - 首选项的服务器”页面的问题,该页面在未进行任何更改时标记为已修改。 23120 恢复了“发布文档到”功能,以便从Explorer面板发布已发布的文档。 23348 在BOM报告实施BOM文档过滤器选项。 23824 导入排名功能现在支持手动解决方案。将组件的手动解决方案从一个项目BOM导入另一个项目。 23999 修复了项目属性的变化未传递到BOM输出的问题(BC:9580 ; 7072)。 24029 向云组件数据添加了新的“供应商包装”参数,以区分制造商的“包装”参数(BC:8063 ; BC:8986)。 24443 解决了BOM过滤选项在设计项数量增加或减少后发生变化的问题(BC:5572)。 24619 在BOM报告和BOM集引入了对ActiveBOM过滤器选项的支持。 24832 修复了在“首选项”更改“部件提供者”位置时,BOM文档的“部件供应商”未动态更新的问题。 24844 添加了在ActiveBOM直接更改组件源(设计项)的功能,如在项目管理器。 24876 为ActiveBOM解决方案添加了新的创建/编辑制造商链接功能(BC:9437)。 25271 添加了在未安装MS Office时以xls / xlsx格式导出BOM的功能(BC:4646)。 25441 修复了PCB 3D打印输出的打印预览为空白的问题。 25760 使用ActiveBOM文档时,粘贴功能已得到改进,并且至少选择了一个目标单元格。 25801 修复了无法在“存储”面板(BC:8643)成功重命名设计文件的问题。 26014 修复了SVN连接错误问题,其在重新启动软件后无法提交创建的SVN v1.9文件存储库。 26111 解决了当PC屏幕缩放设置为125%时,“项目发布选项”对话框无法显示大量列出的OutJobs的问题。 26133 在Explorer面板搜索受管组件时,“Resistor”部件类型的已还原过滤器选项。 26267 已解决BOM报告指定参数类型优先级的问题。 26496 尝试从单组件编辑器编辑特定组件占用空间时出现已解决的异常错误。 26699 已解决的问题,其Vault 3.0的现有部件请求未显示在“资源管理器”面板。 26967 解决了Project Releaser的问题,如果任何参数之间的唯一区别是存在特殊字符(_,&,\等),则发布会产生“相同的密钥”错误。 27026 修复了组件的符号和占用空间之间的区分大小写的问题。将组件释放到服务器时,引脚名称会导致多个错误。 27048 将供应商包装数据添加到制造商零件搜索UI作为详细信息部分的参数条目(BC:8986 ; BC:8063)。 27064 已解决的问题,如果在组件值参数使用了希腊字符,则BomDoc行号为空。 27268 修复了“属性”面板的错误,该错误导致NEXUS Server托管组件的“无法在可用库找到组件”错误,该组件也损坏了引用。 27404 修复了从服务器更新组件数据时由于过多的数据请求导致的ActiveBOM延迟问题。 27535 修复了BOM报表组件的供应商链接顺序与该组件的供应商链接参数的实际顺序(BC:9691)不匹配的问题。 27714 修复了BOM报告问题,其“包含服务器参数”功能将不同的供应商返回到组件“属性”指定的供应商。 27959 修复了目标SVNDbLib缓存文件夹路径缺少导致SVN进程失败的'\'字符的回归。 28081 修复了在准备数据期间发生的项目发布器的“在000000010DA15E92处发生了一个或多个错误”的错误。 28291 BOM报告首选项添加了“在消息面板报告BOM违规”选项。 28443 将“带有ActiveBOM文档的BOM检查”项添加到“验证输出”菜单。 28448 “缓存文件夹”选项已添加到“首选项”对话框的“数据管理 - SVN库”页面(BC:1195)。 29089 Altium Infrastructure Server Packager现在可以正确使用部署包的更新首选项。 29090 安装期间不再需要Altium Infrastructure Server部署包(BC:8488)。 29809 固定组件面板错误,在执行基于文件的库搜索后无法重新打开所选组件类别。 进口商/出口商 17619 修复了导致P-CAD导入导出错误和PCAD16LD.DLL访问冲突的错误。 24746 修复了导入xDxDesigner项目时未正确转换总线的问题。 25221 更新了xDxDesigner导入器,改进了层和连接的解释以及Net Labels的对齐。 25427 DXF导入现在可以正确支持样条线对象并创建相应的多边形对象。 25959 解决了导入xDX Designer项目时未转换某些组件的问题。 27588 修复了在使用多部件组件导入特定xDxDesigner设计期间发生“访问冲突”的问题。 28014 修复了远征导入器的一个错误,其仅为特定项目导入了顶层和底层。 28735 P-CAD Importer现在可以正确导入连接和端口(BC:9577)。 29014 改进的Eagle进口商,包括许多修复; 分层块,板轮廓,图层分配和对象形状。 28067 在字符串对象使用多行文本时,生成IPC-2581输出不再导致访问冲突(BC:10407)。 30293 添加了新扩展 - Ansys EDB Exporter。安装后,使用File> Export> Ansys EDB在PCB Editor访问。 起草者 15059 添加了新的Board Region View对象,以显示Draftsman文档的板堆叠区域。 16063 在Draftsman自定义表(BC:7698)添加了对特殊字符串的支持。 18439 向Draftsman添加了板3D逼真3D视图对象(BC:6991)。 18441 添加了绑定到圆弧和圆弧心的Draftsman Center Mark对象(BC:9029)。 18756 修复了刚度Flex设计在等轴测视图和具有真几何的Board装配视图显示不正确的问题。 22669 改进了Dimension对象点的捕捉行为。 24616 修复了(特定用户的设计)导出到PDF (BC:9184)后出现“绘图员文档已过期”的冗余警告消息的问题。 25766 添加了在Draftsman Board Assembly和Fabrication视图选择显示的图层叠加层的功能。(BC:6910 ; BC:7716)。 25779 在Draftsman添加了新的传输线结构表对象,该对象填充了来自层堆栈管理器的阻抗计算数据。 25784 添加了绘图符号对象,用于表示焊接和粘合点。 25785 改进了在Draftsman添加文本的过程,只需单击鼠标即可在默认文本框添加默认文本。 25786 为Draftsman添加了新类型的Sheet Number参数,允许GOST兼容的纸张编号。 26114 修复了移动或调整大小的Draftsman图形对象可以折叠为单行的问题(BC:9471)。 26164 修复了由PCB库更新引起的PCB3D体位置的变化未更新到Draftsman的电路板视图的问题。 26266 修复了在单击表格单元格时,Space Navigator无法放大Draftsman文档的问题。 26443 修复了一个问题,即在重命名相关的PCB文档后,Draftsman会崩溃。 26542 修复了回归,其未选择丝网印刷图形的组件的装配视图缺少阴影线(BC:9416)。 26867 修复了回归,其没有显示缺少3D体的Not Fitted组件的阴影线。 26934 解决了从OutJob生成PDF输出时性能下降的问题。 27359 修复了在特定用户设计的装配视图显示某些未装配的组件的错误(BC:9416)。 27601 修复因PCB上的重复指示符导致长时间挂起的错误(BC:9203 ; BC:9632)。 27694 添加了在放置后移动Draftsman Callouts和Dimensions的起点(目标)点的能力(BC:7740)。 27699 修复了重新打开文档时,绘图员图层堆栈图例填充图案将恢复为其默认设置的问题(BC:9756)。 27854 修复了Draftsman bug,其Variants未应用于输出作业生成的等轴测视图。 28416 在3D模型存在潜在错误的情况下(BC:9944)改进了Draftsman Assembly View的显示。 28803 径向尺寸现在可以在Draftsman正确复制/粘贴(BC:9969)。 29424 修复了使用自定义视图选项时Draftsman Realistic View和Outjob PCB 3D Print的3D相机捕捉定位不一致的问题。 29443 修复了在PCB编辑器(BC:9857)工作时自动保存备份崩溃绘图员的问题。 29463 添加了Draftsman支持,以在Board Assembly View显示Flex区域拓扑。 30087 Draftsman的“更新板”命令已更改为“从[PCB文档]导入更改”以更好地描述其功能。 多板 21572 修复了Space NavigatorMbaDoc3D运动与PcbDoc不一致的问题。 23734 修复了拆分Multi-Board Schematic的信号Entry (BC:9406)时“输入字符串格式不正确”的错误。 24498 修复了在尝试拆分多板原理图模块条目(BC:9406)时抛出“输入字符串格式不正确”错误的问题。 28431 在多板设计增加了对3D鼠标的支持 - 缩放/平移/旋转。 28432 添加了对以STEP和Parasolid X_T格式导出多板装配的支持。 28433 多板组件现在支持并显示刚挠结构设计的最终折叠状态。 概要 23846 修复了“属性”面板“参数”列表(BC:9153)无法使用剪切/复制/粘贴的问题。 24226 修复了在“属性”面板按“更新” (BC:9637)时未更新原理图库组件的名称/ URL链接(除非使用“输入”或“焦点更改” )的问题。 25412 修复了使用暂停的交互式进程关闭原理图文档时发生的“地址访问冲突”错误。 25459 在对具有大量供应商链接的原理图库进行参数更改后执行ECO时,解决了非常慢的响应。 25864 修复了Port对象的“属性”面板的“名称”字段未提供所有现有端口名称的下拉列表的问题。 27672 修复了原理图文本框架对象的问题,当通过“属性”面板进行编辑时,从外部编辑器粘贴文本时,选项卡将替换为空格(BC:9663)。 27900 修复了在编译后将组件放置在原理图表上变得缓慢的问题。 28442 现在,使用“属性”面板同时编辑多个原理图的多个对象,可以正确地将所有工作表标记为已修改(BC:9236)。 28446 在原理图首选项(默认值)(BC:10072)启用“覆盖库原语”选项时,不再覆盖原理图组件(指示符或注释)值。 28539 “属性”面板的“组件”模式现在在“参数”选项卡上包含“规则”部分,允许在原理图上指定组件类型设计规则(BC:9445 ; BC:8903)。 28565 现在,当使用Altium Light Grey UI主题时,参数表编辑器会正确显示所有数据(BC:9931)。 28716 恢复了通过其属性添加和编辑与原理图组件或文档关联的设计规则的功能。在“属性”面板的“参数”选项卡下的“规则”部分访问。 PCB 16383 修复了导致基于嵌入式主板的ODB ++输出失败的错误。 24425 Gloss和Retrace现在能够对联合对象进行操作。 24595 对路由友好的移动组件功能进行了各种增强,包括更好地支持何时:组件被扇出; 它的引脚布线; 目标区域有路线(BC:1048 ; BC:2866)。 24805 继续开发交互式路由器跟随模式,修复各种错误和行为。 25517 添加了HDI - microvia(uVia)支持。 25634 解决了在某些视角下半透明自由3D体不能看到捕捉点和测量线的问题。 25666 当无法在信号完整性的“模型分配”对话框更改“值/类型”列值时,修复了回归。 25671 解决了交互式差分对长度调整命令不遵守设置为匹配路由差分对的目标长度的问题。 25724 修复了交互式多路径过程的回归,其未通过“属性”面板应用总线间距的更改。 25809 单击选项卡时,图层选项卡不再自动滚动。只要最左侧的选项卡不是第一个可见选项卡(BC:9927),就会发生这种情况。 25853 现在,使用From Diff时,“目标长度”值在“属性”面板正确排序。对设置。 25951 添加首选项选项以在移动组件功能后启用/禁用重新连接。 25975 修复了在特定电路板设计启动交互式路由器时存在很长延迟的问题。 25982 为焊盘和过孔添加并集成了新的热释放选项。 26034 修复了“PCB列表”面板“智能编辑”功能的错误,其“批量替换”功能无效。 26128 增加了定义,使用和输出无限数量机械层的功能(BC:8976)。 26144 修复了在删除上一组时选择图层集时在“视图配置”面板出现的“被销毁后访问的对象”错误消息。 26361 解决了IPC Compliant Footprint Wizard的回归问题,当未选择Full Matrix时,无法更改(或插入)LGA,BGA包布局选项的任何参数。 26459 修复了“属性”面板的“网络类别”排序,以匹配软件其他区域使用的网络排序,例如PCB面板。 26610 更新了图层堆栈管理器,其包含用于堆栈定义,uVia支持,材料库,阻抗计算器等的新文档界面和UI增强功能。 26862 解决了CAMtastic问题,其设计规则值被错误地舍入到一个小数位。 26953 修复了在PCB库编辑器(BC:9535)错误地提供定义新组件层对的能力的问题。 26970 解决了Extract 3D Models功能无法从源PCB库(BC:9418)创建3D模型文件输出的问题。 27000 修复了特殊字符串的项目参数未响应参数值的更改而更新的问题。 27451 修复了使用嵌入式板阵列创建的PCB面板错误地将板轮廓(“轮廓”)层输出到ODB ++的问题。 27575 修复了DRC标记反钻停止层的最小环形环违规时的问题。 27661 添加了在交互式路由期间从Ctrl + L热键打开的下拉菜单直接选择首选图层的功能。 27662 添加了在交互式路由期间使用数字键盘键选择所需图层的功能。 27666 添加了“显示图层编号”选项以在PCB编辑器图层选项卡启用图层编号。 27673 修复了在多边形浇筑上粘贴自由垫或通道时不接受该多边形的网络设置的问题,导致短路和间隙违规(BC:9229)。 27689 添加了交互式路由逻辑,以防止子通道在推送和拥抱过程与其堆叠的通路设置轴分离。 27708 修复了在特定项目打开PCB文档后未出现反钻的问题。 27771 在Interactive Routing Properties面板添加了完全标记的Via侧视图。 27871 为独立区域实现了Arc Approximation属性。此属性可用于“属性”面板,“PCB列表”面板和“FSO”对话框的选定区域。 28086 修复了在特定电路板设计针对阴影多边形报告错误的未路由网络违规的问题。 28114 修复了通过Make PCB Library功能(BC:9847)将第17-32层上的某些对象(如Line和Arc)转换为第16层的错误。 28174 为“垫”和“过孔”的“属性”面板添加了“热释放”连接样式选项,这些选项将覆盖PolygonConnect规则定义的样式。 28188 现在,Gerber-X2 Exporter在使用arcs \ curves (BC:9868)时可以正确生成Profile层。 28275 现在可以在放置可以连接到多个网络的PCB对象时正确处理网络继承,将显示一个列出所有可能网络的选择窗口。 28427 添加了在PCB放置尺寸的功能,这些功能未出现在PCB布局(BC:903)。 28428 添加了从选定的轨迹,弧线和实体区域创建3D实体的功能。使用工具>转换>从所选基元创建3D体(BC:1868)。 28441 按下L快捷键将移动组件翻转到电路板的另一侧不再导致显示不正确的焊盘违规(BC:5427)。 29176 在交互式路由的层转换期间,6快捷键可用于通过选项循环可用。现在包括所有可能的通道组合,例如uVia + blind via。 29179 增加了在3D模式下在叠加层上移动字符串的可能性(BC:584)。 29262 修复了PCB 3D体点的回归,其使用“位置3D体”工具时无法选择添加的自定义捕捉点。 29269 在使用移除未使用的垫形状工具移除未使用的垫/通孔环(BC:4701)后,DRC不再错误地检测到最小环形环错误。 29698 解决了组件错误启用“翻转图层”设置的突出情况,包括:在移动然后执行撤消时翻转组件; 使用当前图层上的粘贴功能(Alt + Ins或选择性粘贴)在粘贴时交换图层; 或者从启用了该设置的旧版本导入首选项(BC:9238 ; BC:10235)。 29727 修复了无法将特殊字符粘贴到文本字符串的Text属性框的回归(BC:10221)。 29778 解决了使用RMB多次拖动视图后PCB编辑器性能下降的问题。 29786 “PCB规则和违规”面板的缩放行为得到了改进 - 现在缩放到违规细节而不是违规对象(BC:7987)。 29887 解决了3D模型的透明对象在3D命令期间变得可见的问题,例如从3D主体创建,与板对齐面或测量3D对象(BC:8699)。 29932 添加了新的查询关键字:IsBlindVia,IsBuriedVia,IsMicroVia和IsThruVia。 30270 修复了在3D模式下拖动PCB组件指示符时突出显示不起作用的问题。
Altium Designer是一款功能强大的PCB设计软件,它提供了灵活且详细的规则设置选项,以帮助用户实现最佳的布线效果和电气性能。规则设置主要包括网络规则、宽度规则、间距规则和覆盖规则等。 网络规则指定了不同信号网络之间的填充规则。用户可以设置不同网络之间的填充类型,如框、网格或扇形填充等。可以设置填充的最小宽度和间距,并可以指定特定信号层的填充设置。 宽度规则用于控制设计不同导线和走线的宽度。用户可以根据需求设置不同信号层或不同电流密度的最小线宽和最大线宽。此外,还可以设置不同信号类别的最小和最大线宽,并可以添加例外或增加补偿规则。 间距规则用于控制不同导线、走线和填充之间的间距。设计者可以自定义不同信号层之间的最小间距,以保证信号的完整性。此外,间距规则还可以根据不同信号类别来进行设置,以满足不同电气要求。 覆盖规则用于控制填充与其他设计元素的覆盖情况。用户可以设置填充与过孔、焊盘和其他元件的覆盖规则,以避免产生短路或其他不良影响。 总的来说,Altium Designer规则详细设置能够帮助设计者实现最佳的布线效果和电气性能。通过设置网络规则、宽度规则、间距规则和覆盖规则,能够满足不同设计要求,并确保设计的可靠性和可制造性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值