- 博客(12)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 晶振频差、频偏和跳频相关说明
在晶振电气参数上体现为SPDB不达标，造成晶振目标频率在工作中跳到了另外一个频率上，SPDB也就是我们常说的寄生。跳频针对晶振应用来说，不管是无源晶振还是有源晶振，都是一个严重的问题。一般情况下，谈及频偏，我们指的是晶振在实际工作中，输出频率精度超出芯片允许范围，已经造成系统不稳定或不工作。2、在有源晶振电路应用中，若出现频偏问题，则主要与晶振选型有关，建议选择品质合格及精度更好的有源晶振产品。1、在无源晶振电路应用中，晶振频偏问题较多出现，这主要与无源晶振选型及电路应用有关。3、晶振封装技术不达标。
2024-01-13 10:36:21
726
1
转载 URAM和BRAM 的区别
BRAM 可配置为单端口、简单双端口和真双端口，但对于 URAM，不能简单地将这三种模式映射过来，其工作行为如下图所示。可以看到，A/B端口不是独立的，例如，A端口读而B端口写同一地址，读出的是该地址原有数据；BRAM 的初始值是可以设定的，无论 BRAM 是单端口、简单双端口还是真双端口都可以通过 COE 文件设定其初始值。而 URAM 的初始值只能为0，且无法更改，换言之，其初始值是不可设定的。BRAM的容量为36Kb，且可当作两个独立的18Kb BRAM使用。
2023-10-25 10:44:26
682
1
转载 PTP报文介绍
以太网帧类型域值（Ethertype）为 0x0800，检查 IPv4 报文类型域，若为 0x11 说明上层数据为 UDP 数据报文，再检查 UDP 目的端口号，若为 319/320 则为 PTP 报文；主要介绍 sync 同步报文、delay_req 延迟请求报文、follow_up 跟随报文 和 delay_resp 延迟响应报文 四种报文的报文主体 body 部分。2). 在传输层将 PTP 报文加 UDP 报头封装成 UDP 报文；1）sync 同步报文 & delay_req 延迟请求报文。
2023-07-10 11:31:46
2217
1
转载 Clock frequency recovery from timestamp
转帖子：很好的对话Clock frequency recovery from timestamp— Hi,I want to synchronize a slave board to a master board. Master is sending timestamps over link.On the slave side this time stamp is compared to ...
2019-05-23 13:58:48
310
转载 恢复和去除时间（Recovery and Removal Time）
恢复时间（Recovery Time）是指异步控制信号（如寄存器的异步清除和置位控制信号）在“下个时钟沿”来临之前变无效的最小时间长度。这个时间的意义是，如果保证不了这个最小恢复时间，也就是说这个异步控制信号的解除与“下个时钟沿”离得太近（但在这个时钟沿之前），没有给寄存器留有足够时间来恢复至正常状态，那么就不能保证“下个时钟沿”能正常作用，也就是说这个“时钟沿”可能会失效。去除时间（Remov...
2019-05-22 11:06:37
7211
1
转载 FIFO深度计算
FIFO深度计算 本文设计思想采用明德扬至简设计法。在使用FPGA设计系统时，常需要利用FIFO进行数据缓存保证数据不丢失，因此计算FIFO深度是至关重要的。FIFO的深度主要取决于“最恶劣”的情况，以下对于两种最常见的场合进行分析。1.已知读写两侧带宽及最恶劣情况，求FIFO深度如：对于异步FIFO，写时钟100MHZ，读时钟80MHZ。读写位宽均为16bit。已知每100个写周期最多写...
2019-05-22 10:17:23
1684
转载 AD分辨率到底是1/(2^n-1), 还是1/2^n
网上看到两种说法：如下：《1》支持1/(2^n-1)大家看一下下面的例子：（1） 在总长度为5米的范围里，平均分布6棵树(或说6个元素)，算出每科树(或说每个元素)的间隔？解：每棵树(或说每个元素)应该这样分布：在开头0米处种第1棵（记为0号树）在1米处种第2棵（记为1号树）；在2米处种第3棵（记为2号树）；在第5米（即终点）处种第6棵（记为5号树）所以，每棵树的间隔(...
2019-05-14 10:07:53
1792
转载 一文读懂FPGA与CPLD的区别
吴湛 • 2017年09月26日 16:38 • 15563次阅读FPGA和CPLD都是可编程ASIC器件，在一定的层度上具有很大的相似性，但也有很多不同之处，因为各自的结构不同，让它们都各有特点。今天小编就带你来了解了解吧。1.CPLDCPLD主要是由可编程逻辑宏单元（LMC，LogicMacroCell）围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互...
2019-05-06 10:58:07
473
转载 FPGA复位
FPGA的复位方法几种方法由 技术编辑archive1 于 星期四, 07/25/2013 - 14:52 发表构建最理想的复位结构有助于改善设计的密度、性能和功耗作者: E.Srikanth解决方案开发工程师赛灵思公司serusal@xilinx.com在 FPGA 设计中，复位起到的是同步信号的作用，能够将所有的存储元件设置成已知状态。在数字电路设计中，设计人员一般把全局复位作为...
2019-05-06 10:14:32
414
UG050001_Titan2系列FPGA可配置逻辑模块（CLM）用户指南V1.0.pdf
2023-06-26
基于FPGA的嵌入式图像处理系统设计_原魁[译].zip
2019-05-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人