STM32F103时钟系统简单说明

我们往往配置的时钟是SYSCLK系统时钟，而STM32F103的系统时钟是72MHz

STM32有5个时钟源，分别是HSE高速外部时钟，HSI高速内部时钟，LSE低速外部时钟，LSI低速内部时钟，PLL锁相环.

在MCU没有超过最高时钟频率运行之前，时钟频率越高，系统运行更加稳定，故我们配置时钟时一般都是希望配置的时钟频率接近上限。

PLL锁相环是可以将时钟频率倍频提高，可以实现稳定且高频的时钟信号。

低速时钟用于从停机/待机模式下唤醒系统，也可以通过程序选择驱动RTC（RTCCLK）

时钟源可以只开若干个，如（只开两个HSE\PLL），其他不开。

时钟源出来后经过AHB预分频器，将分频后的信号传给HCLK高速外设时钟

对于STM32F103系列，
经过AHB1预分频器分频达36M，送给PCLK1低速时钟，到达APB1
AHB2预分频达72MHz，送给PCLK2低速时钟，到达APB2。

一条较为完整的时钟配置路线大致为：HSE–PLL–SYSCLK–AHB–HCLK–AHB1–PCLK1(–AHB2–PCLK2)