Design of the RISC-V Instruction Set Architecture笔记（chapter5）

最新推荐文章于 2024-01-09 16:04:02 发布
最新推荐文章于 2024-01-09 16:04:02 发布
阅读量501 收藏 1
点赞数
分类专栏： computer architecture 文章标签： RISC-V
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shuiliusheng/article/details/82691128
版权
本文详细介绍了RISC-V压缩指令集（RVC）的设计目标与约束，探讨了其与基本ISA的关系，以及如何在不牺牲性能的前提下减小代码尺寸。RVC指令强调了压缩比和译码难度的平衡，充分利用了RISC-V指令的特性。文中还讨论了RVC对性能、能效和安全性的潜在影响，并分析了不包含load/store-multiple指令的原因。
摘要由CSDN通过智能技术生成

Design of the RISC-V Instruction Set Architecture笔记（chapter5）

  1. RISC-V Compressed ISA Extension：旨在通过以更密集的格式编码最频繁的指令来减少RISC-V程序的静态代码大小和动态获取流量

  2. MIPS等其他RISC ISA扩展压缩指令集的缺点：基本ISA不是考虑压缩指令而设计的，因此操作码空间没有为压缩指令保留。因此使用压缩指令的方法就是制作新的，不兼容的指令集。这就阻止了和基本ISA的混合。基本指令集不可能用会带来很大的性能影响。

  3. Although the base ISA consists of only 32-bit instructions that must be naturally aligned, the base control-flow instructions have a displacement granularity of 16 bits.
    这里写图片描述

  4. 两个主要的设计约束指导了RVC的设计：

    • 首先，RVC程序不应该采用比RISC-V对应程序更多的编码指令，因此至少应该具有高性能。用无模式设计可轻松实现此目标，其中基本ISA指令始终可用。 这种设计的一个重要结果是RVC不需要是独立的ISA，因此宝贵的RVC操作码空间不需要花费在必要但相对不频繁的操作上，例如通过系统调用来调用操作系统。 相反，该操作码空间可专用于减小最常见代码序列的大小。
    • 每条RVC指令
最低0.47元/天 解锁文章
shuiliusheng
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Design of the RISC-V Instruction Set Architecture笔记（chapter1-2）
shuiliusheng的专栏
09-13 713
Design of the RISC-V Instruction Set Architecture笔记（chapter1-2） A free and open ISA standard has the potential to increase innovation in microprocessor design, reduce computer system cost, and, as M...
Design of the RISC-V Instruction Set Architecture笔记（chapter6）
shuiliusheng的专栏
09-13 704
Design of the RISC-V Instruction Set Architecture笔记（chapter6） A RISC-V Privileged Architecture 分开讨论RISC-V用户级ISA和特权体系结构的原因： It allows the user ISA to be shared across a wide variety of systems. ...
Design of the RISC-V Instruction Set Architecture
11-27
RISC-V指令体系结构 Design of the RISC-V Instruction Set Architecture
Design of the RISC-V Instruction Set Architecture笔记（chapter3）
shuiliusheng的专栏
09-13 305
Design of the RISC-V Instruction Set Architecture笔记（chapter3） The guiding principle in defining RISC-V was to make an ISA suitable for nearly any computing device RISC-V不应该针对于任何特定的微体系结构模式，结构实现进行ov...
Design of the RISC-V Instruction Set Architecture笔记（chapter4）
shuiliusheng的专栏
09-13 385
Design of the RISC-V Instruction Set Architecture笔记（chapter4） RISC-V M extension ：定点乘法和除法。直接使用整数寄存器，不增加其他寄存器（减少硬件开销，指令数目，寄存器之间的拷贝延迟和线程的上下文，同时有利于编译调度） The instructions in the A extension realize the ...
The RISC-V Instruction Set Manual:Volume I: User-Level ISA Document Version 2.2
03-14
This is version 2.2 of the document describing the RISC-V user-level architecture.
RISC-V与ARM的比较
最新发布
baidu_25436345的博客
01-09 2677
RISC-V和ARM是近年来受到广泛关注的两种处理器架构。RISC-V是一个开源指令集架构（ISA）基于精简指令集计算（RISC）原则。而ARM指令集架构是一个专有ISA，其较早出现，经过多年的发展，获得了广泛的声誉，已成为嵌入式系统和移动设备中主流ISA。 比较这两种架构对于理解它们的优缺点以及它们对计算未来的潜在影响至关重要。本文将深入研究RISC-V和ARM的历史、架构特性、性能、能效、生态系统、许可模型、用例和未来前景。
【RISC-V操作系统】从零开始写一个操作系统（二）RISC-V ISA介绍与学习
wuyi的个人博客
03-15 1238
指令集架构（instruction set architecture）：是底层硬件电路面向上层应用程序提供的一层接口规范。基本数据类型（byte，halfword，word）寄存器指令寻址模式异常或者中断的处理方式等等。。也就是操作系统和底层硬件之间的东西。是一种规范。这里的底层硬件可能指的是微架构。比如有一个指令集架构叫做x86，那么除了intel还有amd在做x86这一套指令集。两个硬件结构不同，但是都实现的一种微架构。理解为：微架构就是对这个指令集的实现。
RISC-V 开发工具链的使用
zoomdy's blog
02-23 5341
原文出处：https://github.com/riscv/riscv-toolchain-conventions/blob/master/README.mkd RISC-V Toolchain Conventions Copyright and license information This document is authored by: * Alex Bradbury as...
指令集体系结构 - ISA
热门推荐
「有且仅有」
11-24 3万+
1. 指令集体系结构（Instruction-Set Architecture, ISA）1.1 定义一个处理器支持的指令和指令的字节级编码就是这个处理器的ISA，包括很多个部分： 指令集 指令集编码 基本数据类型 一组编程规范 寄存器 寻址模式 存储体系 异常事件处理 中断 外部I/O 不同的处理器家族，例如Intel IA32、IBM/Freescale PowerPC和ARM，都有不同的ISA
RISC-V: custom instruction and its simulation（转）
qq_19582165的博客
01-28 788
21 JUNE 2017 AGENDA TOOLCHAIN INSTALLATION CUSTOM INSTRUCTION DESCRIPTION ADDING “MAC” INSTRUCTION TO THE RV32IM TESTING R...
计算机系统基础（六）之RISC-V汇编
qq_38915354的博客
07-04 1万+
系列文章目录 文章目录系列文章目录前言一、RISC-V汇编语言简介汇编语言的优缺点二、汇编语言语法介绍三、编译工具1.汇编器1.汇编器1.汇编器1.汇编器2.读入数据总结 前言 之前简单的讲过了RISC-V指令集，接下来我将简单的介绍一下RISC-V的汇编。更直观的去了解，C语言程序如何一步步变成机器语言并让机器执行程序。 提示：以下是本篇文章正文内容，下面案例可供参考 一、RISC-V汇编语言简介 汇编语言（Assembly Language）是一种“低级”语言，属于第二代计算机语言，它用一些容易理
RISC-V汇编指南
zoomdy's blog
02-23 2万+
原文出处：https://github.com/riscv/riscv-asm-manual/blob/master/riscv-asm.md RISC-V Assembly Programmer’s Manual Copyright and License Information The RISC-V Assembly Programmer’s Manual is © 2017 ...
解剖RISC-V架构（一）
铁头小哥的博客
12-29 1万+
解剖RISC-V架构（一） CPU基本知识介绍： 请注意区分“处理器”和“处理器核”，以及“CPU”和“Core”的概念。 “处理器核”和“Core”是指处理器内部最核心的部分，是真正的处理器内核。 “处理器”和“CPU”往往是一个完整的 SoC，包含了处理器内核和其他的设备或者存储器。 在现实中大多数文章往往不会严格地遵循两者的差别，时常混用。 CPU 的灵魂 — 指令集架构（Instruction Set Architecture，ISA）。指令集，顾名思义是一组指令的集合，而指令是指处理器进行操作
计算机组成与设计英文版在线,《计算机组成与设计:硬件.软件接口(英文版.原书第5版.RISC-V版)/(美)戴维.A.帕特森》[美]戴维·A. 帕特森（David A. Patterson） 约翰·L...
weixin_26976635的博客
06-26 499
1 Computer Abstractions and Technology 21.1 Introduction 31.2 Eight Great Ideas in Computer Architecture 111.3 Below Your Program 131.4 Under the Covers 161.5 Technologies for Building Processors and ...
对RISC-V前途的一些看法
zoomdy's blog
02-22 1万+
我是比较看好RISC-V的前途的，首先它出自大名鼎鼎的UC Berkeley；并且成立了RISC-V基金会，基金会成员中不乏高通这样的半导体公司和谷歌这样的软件公司；它采用了比较宽松的BSD授权方式，虽然其本身是开源的，但可应用于商业场合，这将受到商业公司的欢迎；最后SiFive公司已经有工程样品流片出来了，不再只停留在FPGA的层面上。 mingdu.zheng at gmail dot co...
RISC-V的软件开发
码农驿站
07-04 1万+
我们先假定读者已经按照上一篇文章”在Ubuntu 18.04 LTS构建RISC-V开发环境“完成了基本软件环境的搭建。这一部分将讲解如何在实际的开发板上进行RISC-V的软件开发。本篇大致分为以下几个部分：   硬件环境的搭建。 基于IDE的软件开发环境。 基于命令行的软件开发环境。 1.硬件环境的搭建       本次使用的是RISC-V官方推荐的E2/E3/E5官方平台：Arti...
RISC-V指令集架构：privileged Architecture指南
RISC-V是一种开源的RISC（Reduced Instruction Set Computing）指令集架构，由伯利克利学校师生发明，现已应用于多个领域，如人脸识别、控制领域等。RISC-V指令集架构具有开源、免费、可修改、可扩展等特点，逐渐...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值