Design of the RISC-V Instruction Set Architecture笔记（chapter4）

最新推荐文章于 2023-07-31 22:53:31 发布

shuiliusheng

最新推荐文章于 2023-07-31 22:53:31 发布

阅读量401

点赞数

分类专栏： computer architecture 文章标签： RISC-V

本文链接：https://blog.csdn.net/shuiliusheng/article/details/82691117

版权

本文介绍了RISC-V指令集架构的M和A扩展，涉及定点乘法和除法，内存模型，浮点扩展的设计考虑。浮点扩展不重用定点寄存器，以优化硬件设计和编译调度。RISC-V选择了5种浮点舍入模式，并支持异常处理。浮点乘加指令加速算法执行，单精度和双精度分离减少重命名复杂性并提高性能。

摘要由CSDN通过智能技术生成

                    
                        
                    
                    Design of the RISC-V Instruction Set Architecture笔记（chapter4） 
RISC-V M extension ：定点乘法和除法。直接使用整数寄存器，不增加其他寄存器（减少硬件开销，指令数目，寄存器之间的拷贝延迟和线程的上下文，同时有利于编译调度）
The instructions in the A extension realize the RCsc memory model with a memory ordering annotation（注释）, which comprises two bits on the static instruction: aq and rl.
针对于浮点扩展不重用定点寄存器的原因 
 
  整数和浮点寄存器的自然宽度不一定相同
我们希望能够采用内部重新编码格式以使得实现更加灵活，不在同一寄存器中表示整数和浮点数简化了这种设计。
拆分寄存器文件组织增加了可从单个指令寻址的寄存器总数，因为操作码（浮点与整数）提供了隐式寄存器指定符位。
A split organization provides a natural register file banking strategy, simplifying the provision of register file ports for superscalar implementations. 
通过将微体系结构管理的脏位添加到寄存器文件，可以减轻上下文切换成本
单精度浮点扩展提供了5中舍入模式：最近舍入（采用取偶数的方式），向零舍入，

                