shushisheng的博客

分别采用Moore型和Mealy型状态机描述一个不定长LSB先输入的求2的补码电路，叙述了涉及的知识点、问题的关键点再到逻辑状态图及代码实现。

HDLBits FSM篇章的最后一题，其中有两个关键点，分析清楚则不难求解。

一道FSM设计题，根据现态输入获取次态中的某些位，本题的解题关键均出现在之前的题目中，使得解题方法也变得“模块化”起来。

针对一个简单的FSM设计问题，提出了两种不同的描述思路，在遇到更复杂的问题时可以因地制宜的采用其中一种思路求解。

一道HDLBits上的FSM设计题，其中涉及奇偶校验、有效数据输出以及正确接收数据判断。

一道HDLBits网站上的FSM设计题，注意，这不是个“1xx”重叠序列检测器！（包括这个小系列的两道题）

本题是HDLBits中FSM部分的一道题，在状态机中涉及到计数器的使用，还存在寄存器溢出的陷阱，是一道非常好的FSM设计题，值得剖析。

也就是在组合逻辑判断部分，我们只需要按照这句话的描述，使用三目运算符将优先级高的输入信号放在判断部分，满足则进入高优先级行为，不满足则进入低优先级行为，低优先级行为可以嵌套判断更低优先级的行为。唯一需要说明的是，为什么Dig状态需要两个？旅鼠在挖通地面后（ground = 0），会进入到下落状态，而下落状态是区分方向的，其实原文中的一句话已经把整个状态机的组合逻辑判断部分写的很清楚了。中的思想类似，大家可以参考我的这篇博客。

最开始是使用case语句对输入集合{bump_left, bump_right, ground}的8种情况（从3’b000~3’b111）逐个确定输出，写了两个状态之后才发现可以精简为上述代码，逻辑也变得更加清晰。

这道FSM设计题的亮点在于状态本身——状态的界定以及状态之间的转换。

HDLBits中Conway's Game of Life 16x16，即康威生命游戏（16x16格大小）的一种较为直观的解法。

HDLBits中12-hour clock的关键要素与解题思路分析与记录。