Cadence Allegro无法删除等长组Cannot remove net from Relative Delay match group解决方法

Cadence Allegro在复用其他原理图和PCB文件后，在做等长组的时候有可能会遇到无法删除之前的等长组，问题如下图：

方法一：

参考cadence社区的方法，导出原理图时后勾选"ignore electrical constraints"

https://community.cadence.com/cadence_technology_forums/pcb-design/f/allegro-x-pcb-editor/57641/cannot-remove-net-from-relative-delay-match-group?ReplySortBy=CreatedDate&ReplySortOrder=Ascending

方法二：

导出规则文件.dcf，用记事本或者notepad++打开，搜索相关的网络名，删除match group部分定义的内容后再导入规则文件。