GIC寄存器详解

已于 2023-09-25 15:06:33 修改
阅读量1.8k 收藏 14
点赞数
分类专栏： Linux kernel 文章标签： 单片机 嵌入式硬件
于 2023-09-25 15:06:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_22338935/article/details/133094877
版权
本文详细介绍了GIC（通用中断控制器）及其不同版本的组件，包括GICC、GICD、GICR、GICV和GITS，着重讲解了它们在处理硬件中断、中断分发、虚拟化环境中的角色以及相关寄存器的功能。GIC在现代系统中扮演着关键的中断管理角色，特别关注了GICv3和GICv4的新特性。
摘要由CSDN通过智能技术生成

文章目录

一、GIC概述

GIC（Generic Interrupt Controller）是由ARM公司推出的一种通用中断控制器，用于处理系统中的各种硬件中断。GIC是一种灵活、可扩展的、可编程的中断控制器，可以处理多种类型和来源的中断，并提供了一套完整的中断管理机制。GIC（Generic Interrupt Controller）是一个相对复杂的系统组件，主要由以下几部分组成：

  1. CPU Interface control（CPU接口控制器）：CPU接口负责处理CPU核心与中断控制器之间的交互，包括中断请求、中断确认、中断掩码、中断优先级等。CPU接口还支持可编程的中断延迟和预处理功能，以优化中断的响应时间和系统性能。
  2. Distributor（中断分配器）：Distributor是GIC的核心组件之一，用于接收来自外部中断源的中断请求，并将它们分配给相应的CPU核心进行处理。中断分配器还提供了在处理器内部和处理器之间进行中断共享所需的功能。
  3. Re-distributor（中断再分配器）：Re-distributor是GICv2及之后版本中的新组件，它将Distributor上接收的中断请求按照目标CPU核心重新分配。Re-distributor还支持带优先级的中断控制器（Priority Drop），可以更有效地管理中断优先级和系统负载。
  4. Virtualizer（虚拟化中断管理器）：Virtualizer是GICv2及之后版本中提供的新功能，用于虚拟化环境中的中断管理。它可以实现对虚拟机内部和虚拟机之间的中断处理进行隔离和管理。
  5. Generic Interrupt Translation Service（中断翻译服务）：GITS是一种中断翻译服务，用于处理设备产生的中断请求，对GITS进行配置和管理，包括中断路由、中断转换和中断使能等方面。

1.1 GICC

GICC（Generic Interrupt Controller CPU interface）是GIC（Generic Interrupt Controller）的一个重要组成部分，用于实现CPU核心与GIC的交互和中断管理，主要负责中断优先级检测、优先级仲裁（选择优先级最高的中断处理）和中断应答等。
常用的GICC寄存器包括：

  1. ICC_AP0R_EL1-3 (Active Priorities Group 0 Registers)：用于设置活动中断的优先级。

  2. ICC_BPR0_EL1 (Binary Point Register 0)：用于控制虚拟中断的优先级分割点，支持实现优先级抢占。

  3. ICC_CTLR_EL1 (CPU Interface Control Register EL1)：用于控制GIC的一些属性，如GIC的开关，中断模式等。

  4. ICC_DIR_EL1 (Deactivate Interrupt Register)：用于禁用中断。

  5. ICC_EOIR0_EL1 (End of Interrupt Register 0 EL1)：用于处理中断处理完成的信号。

  6. ICC_HPPIR0_EL1 (Highest Priority Pending Interrupt Register 0 EL1)：用于获取最高优先级中断的ID。

  7. ICC_IAR0_EL1 (Interrupt Acknowledge Register 0 EL1)：用于获取中断的ID。

  8. ICC_IGRPEN0_EL1 (Interrupt Group 0 Enable Register EL1)：用于控制分组中断组G0的开关。

  9. ICC_PMR_EL1 (Priority Mask Register EL1)：用于设置中断的优先级，支持实现优先级屏蔽。

  10. ICC_RPR_EL1 (Running Priority Register EL1)：用于获取当前正在运行中断的优先级。

  11. ICC_RPR_EL2 (Running Priority Register EL2)：用于在虚拟化环境中获取当前正在运行中断的优先级。

  12. ICC_SGI0R_EL1 (Software Generated Interrupt Group 0 Register)：用于发送软件生成的中断(私有，全局或本地)。

  13. ICC_SGI1R_EL1 (Software Generated Interrupt Group 1 Register)：用于发送软件生成的中断(私有，全局或本地)。

  14. ICC_IGRPEN1_EL1 (Interrupt Group 1 Enable Register EL1)：用于控制分组中断组G1的开关。

  15. ICC_EOIR1_EL1 (End of Interrupt Register 1)：用于处理非EL1级别的中断处理完成的信号。

  16. ICC_HPPIR1_EL1 (Highest Priority Pending Interrupt Register 1)：用于获取最高优先级中断的ID。

  17. ICC_IAR1_EL1 (Interrupt Acknowledge Register 1)：用于获取非EL1级别中断的ID。

  18. ICC_SRE_EL1 (System Register Enable)：用于使能GICv3系统寄存器，包括ICC_SGI0R_EL1等。

1.2 GICD

GICD（Generic Interrupt Controller Distributor）是GIC的一个重要组成部分，主要维护SPI类型中断的相关信息，如中断优先级、中断分组、中断路由信息和中断状态等。此外，SGI类型中断也通过中断分发器路由。GICv3引入了亲和性路由(Affinity Routing)机制，使得SPI路由至指定CPU或指定CPU集合中的某一个，而SGI则会被路由至指定CPU集合中的每一个CPU。

常用的GICD寄存器包括：

  1. GICD_CTLR（Distributor Control Register）：控制GIC中断分配器的配置和开关，包括中断开关、中断模式、FIQ和IRQ的优先级等。
  2. GICD_TYPER（Distributor Type Register）：描述GIC分配器的属性和设置，包括最大中断线数、中断优先级分组等参数，可以用于识别GIC的版本和支持的功能。
  3. GICD_IGROUPRn（Interrupt Group Registers）：用于配置中断的优先级组，将中断分配给特定的CPU组，可以用于实现中断的优先级管理和负载均衡。
  4. GICD_ISENABLERn（Interrupt Set-Enable Registers）：用于启用特定的中断源（表示特定的中断线）。
  5. GICD_ICENABLERn（Interrupt Clear-Enable Registers）：用于禁用特定的中断源（表示特定的中断线）。
  6. GICD_ISPENDRn（Interrupt Set-Pending Registers）：用于配置中断请求（表示特定的中断线）为挂起状态，表明中断请求已经被发送但还没有被处理。
  7. GICD_ICPENDRn（Interrupt Clear-Pending Registers）：用于取消中断请求的挂起状态，表明中断请求已经被处理。
  8. GICD_ICACTIVERn（Interrupt Clear-Active Registers）：用于取消特定中断线上的活动状态，可以用于处理中断时的禁用。
  9. GICD_IPRIORITYRn（Interrupt Priority Registers）：用于设置中断优先级，可以用于控制中断的优先级和负载均衡。

1.3 GICR

GICR (Generic Interrupt Controller Re-distributor) 是GIC的一个重要组成部分，主要维护PPI/SGI类型中断的相关信息，如中断状态、中断优先级、中断触发方式等。

常用的GICR寄存器包括：

  1. GICR_CTLR (Re-Distributor Control Register)：控制本地Re-distributor的配置和开关，包括中断开关、中断模式、FIQ和IRQ的优先级等。
  2. GICR_TYPER (Re-Distributor Type Register)：用于描述Re-distributor的属性和设置，包括最大中断数、中断优先级分组等参数，可以用于识别GIC的版本和支持的功能。
  3. GICR_IGROUPRn (Interrupt Group Registers)：用于配置中断的优先级组，将中断分配给特定的CPU组，可以用于实现中断的优先级管理和负载均衡。
  4. GICR_ISEDISTR (Interrupt Set-Enable Distributor Register)：用于向本地Re-distributor发送启用中断的命令。
  5. GICR_ICEDISTR (Interrupt Clear-Enable Distributor Register)：用于取消本地Re-distributor上指定中断的启用状态。
  6. GICR_ISPENDRn (Interrupt Set-Pending Registers): 发送中断信号到本地Re-distributor表示有中断请求已经被发送但还没有被处理。
  7. GICR_ICPENDRn (Interrupt Clear-Pending Registers): 取消本地Re-distributor上的中断请求挂起状态，表明中断请求已经被处理。
  8. GICR_ICACTIVERn (Interrupt Clear-Active Registers): 取消本地Re-distributor上的特定中断线路的活动状态，以便在处理中断时执行禁用操作。
  9. GICR_IPRIORITYRn (Interrupt Priority Registers): 用于设置中断优先级，可以用于控制中断的优先级和负载均衡。

1.4 GICV

GICV (Generic Interrupt Controller Virtualization) 是指支持虚拟化的GIC架构。

  1. GICV_ABPR (Alias Binary Point Register)：用于配置CPU接口中虚拟化中断别名的二进制点，即虚拟中断别名的比特位的数目。
  2. GICV_AEOIR (Alias End of Interrupt Register)：用于清除虚拟化环境中上一个中断的处理完成状态。
  3. GICV_AHPPIR (Alias Hyp Pending Interrupt Register)：用于获取当前处理在Hyp模式下等待处理的中断的ID。
  4. GICV_AIAR (Alias Interrupt Acknowledge Register)：用于获取当前虚拟CPU的中断ID。
  5. GICV_APR (Alias Priority Register)：用于设置/读取Hyp模式下的优先级寄存器。
  6. GICV_BPR (Binary Point Register)：用于配置CPU接口中中断的二进制点，即中断ID的比特位的数目。
  7. GICV_CTLR (Virtual CPU Interface Control Register)：用于控制虚拟化环境下的CPU接口配置和开关，包括中断开关、中断模式、FIQ和IRQ的优先级等。
  8. GICV_DIR (Deactivate Interrupt Register)：用于向CPU接口通知某个中断请求已被处理，使该中断不再处于挂起状态。
  9. GICV_EOIR (End of Interrupt Register)：用于向GIC发送中断处理完成的信号。
  10. GICV_HPPIR (Hyp Pending Interrupt Register)：用于获取当前待处理的中断的ID。
  11. GICV_IAR (Interrupt Acknowledge Register)：用于从CPU接口获取当前中断的ID。
  12. GICV_IIDR (Virtual Interface Identification Register)：用于识别GIC版本和支持的特性。
  13. GICV_PMR (Virtual Priority Mask Register)：用于控制虚拟化环境下的中断优先级，可以用于控制中断的优先级和负载均衡。
  14. GICV_RPR (Running Priority Register)：用于获取当前运行的中断的优先级。
  15. GICV_STATUSR (Virtual CPU Interface Status Register)：用于获取虚拟化环境下的CPU接口的状态，包括中断开关状态、中断模式状态等。

1.5 GITS

GITS (Generic Interrupt Controller ITS) 是GICv3新引入的组件，它输出LPI类型的中断。外设只需要向ITS的GITS_TRANSLATER寄存器写入一个事件号(EventID)就能触发一个LPI中断。而在GICv4架构中，ITS还提供了Virtual LPI直接注入机制，类似于APICv提供的分布-中断机制，无需Hypervisor参与便能直接注入虚拟中断。
其常用的寄存器包括：

  1. GITS_CTLR (ITS Control Register)：用于控制ITS模块的配置和开关，包括ITS开关、中断模式、设备ID等。

  2. GITS_TYPER (ITS Type Register)： 描述ITS的属性和设置，包括扩展ID大小，中断属性等参数，可以用于识别ITS的版本和支持的功能。

  3. GITS_CBASERn (Collection Base Address Register)：用于描述ITS集合的地址。

  4. GITS_CWRITERn (Collection Writer Register)：用于控制ITS集合的写入。

  5. GITS_BASERn (Interrupt Translation Table Base Address Register)：用于描述中断翻译表（Interrupt Translation Table），一般情况下ITS可以为每个集合分配一个中断翻译表。

  6. GITS_TRANSLATERn (Interrupt Translation Register)：用于实现中断转换，将物理中断转化为虚拟中断，并将中断发送到虚拟机。

  7. GITS_IIDR (ITS Identification Register)：用于识别ITS的版本和支持的特性。

ITS是GICv3新引入的组件，它输出LPI类型的物理中断。外设只需要提供设备号(Device ID)和事件号(Event ID)就能触发一个LPI中断，其中事件号需要写入ITS中的GITS_TRANSLATER寄存器，而设备号的传输是由架构具体实现所定义的。ITS在内存中维护了四种类型的表：DT（Device Table，设备表）、ITT（Interrupt Translation Table，中断翻译表）、CT（Collection Table，集合表）和vPE Table（Virtual PE Table，虚拟PE表）。其中vPE Table是GICv4添加的支持，使得ITS还可以输出LPI类型的虚拟中断，且无需Hypervisor介入便可以将虚拟LPI中断注入vCPU。
在这里插入图片描述

二、ICC概述

上面主要是介绍IP core外面的GIC部分，其实在IP core中也有一些中断相关的寄存器，分别是ICC、ICV和ICH。

  1. ICC (Interrupt Controller Configuration)：用于管理GIC中的物理中断，包括中断开关、中断模式、FIQ和IRQ的优先级、中断分组等。
  2. ICV (Interrupt Controller Virtual )：用于管理GIC中的虚拟中断，包括虚拟中断开关、中断模式、FIQ和IRQ的优先级、虚拟中断分组等。
  3. ICH (Interrupt Controller Hpy)：用于管理GIC在EL2下的中断，和ICV相结合可以实现虚拟化环境下的中断共享和管理。

GICv3将CPU接口移入CPU内部并提供相关的系统寄存器(ICC_)供CPU使用，大大提升了中断响应速度。而为了应对虚拟化环境，GICv3还为这些系统寄存器提供了相应的虚拟CPU接口寄存器(ICV_)，当Hypervisor将HCR_EL2.IMO和HCR_EL2.FMO设置为1时，运行在EL1中的虚拟机操作系统对CPU接口系统寄存器(ICC_*)的访问将被重定向到相应的ICV_*寄存器，从而避免了中断处理过程中访问CPU接口寄存器造成的虚拟机下陷

2.1 ICC

ICC寄存器主要用于控制和管理多个CPU之间的中断，用于实现多CPU的中断协议，保证各CPU之间中断响应的一致性和可靠性。ICC寄存器和ICV寄存器合起来，可以实现虚拟化环境下的中断管理和共享。这些是GICv3中的ICC (Inter-Processor Interrupt Controller)寄存器，主要作用如下：

  1. ICC_AP0R_EL1 (Active Priorities Group 0 Registers)：用于设置本地CPU的分组0中断的优先级。

  2. ICC_ASGI1R_EL1 (Aliased Software Generated Interrupt Register 1)：用于触发本地CPU的软件中断（SGI 16-31）。

  3. ICC_BPR0_EL1 (Binary Point Register 0)：用于控制本地CPU的中断优先级分割点，支持实现优先级预定。

  4. ICC_CTLR_EL1 (Inter-Processor Interrupt Controller Control Register)：用于控制本地CPU的中断属性，包括开关、模式等。

  5. ICC_DIR_EL1 (Deactivate Interrupt Register)：用于禁用本地CPU的中断。

  6. ICC_EOIR0_EL1 (End of Interrupt Register 0)：用于处理本地CPU中断处理完成的信号。

  7. ICC_HPPIR0_EL1 (Highest Priority Pending Interrupt Register 0)：用于获取本地CPU的最高优先级中断ID。

  8. ICC_IAR0_EL1 (Interrupt Acknowledge Register 0)：用于获取本地CPU中断ID。

  9. ICC_IGRPEN0_EL1 (Interrupt Group 0 Enable Register)：用于控制本地CPU中断分组的开关。

  10. ICC_NMIAR1_EL1 (Non-Maskable Interrupt Acknowledge Register 1)：用于获取本地CPU的非可屏蔽中断ID。

  11. ICC_PMR_EL1 (Interrupt Priority Mask Register)：用于设置本地CPU的中断优先级。

  12. ICC_RPR_EL1 (Running Priority Register)：用于获取本地CPU中断运行时的优先级。

  13. ICC_SGI0R_EL1 (Software Generated Interrupt Register 0)：用于触发全局中断（SGI 0-15）。

  14. ICC_SGI1R_EL1 (Software Generated Interrupt Register 1)：用于触发全局中断（SGI 16-31）。

  15. ICC_SRE_EL1 (System Register Enable Register)：用于启用ICC寄存器的访问。

2.2 ICV

ICV寄存器是在虚拟化环境中使用的，用于控制和管理虚拟中断，通过ICV华丽的API和IRQchip驱动程序，能够透明地呈现为一个硬件中断控制器。这些是GICv3中的ICV (Virtual CPU Interface)寄存器，主要作用如下：

  1. ICV_AP0R_EL1 (Virtual Active Priorities Group 0 Registers)和 ICV_AP1R_EL1 (Virtual Active Priorities Group 1 Registers)：用于设置虚拟中断优先级。

  2. ICV_BPR0_EL1 (Virtual Binary Point Register 0) 和 ICV_BPR1_EL1 (Virtual Binary Point Register 1)：用于控制虚拟机中断控制器的中断优先级分割点，支持实现优先级预定。

  3. ICV_CTLR_EL1 (Virtual CPU Interface Control Register EL1)：用于控制虚拟中断控制器的一些属性，如虚拟中断开关、中断延迟、中断模式等。

  4. ICV_DIR_EL1 (Virtual Deactivate Interrupt Register)：用于禁用虚拟中断。

  5. ICV_EOIR0_EL1 (Virtual End of Interrupt Register 0 EL1) 和 ICV_EOIR1_EL1 (Virtual End of Interrupt Register 1 EL1)：用于处理虚拟中断处理完成的信号。

  6. ICV_HPPIR0_EL1 (Virtual Highest Priority Pending Interrupt Register 0 EL1) 和 ICV_HPPIR1_EL1 (Virtual Highest Priority Pending Interrupt Register 1 EL1)：用于获取虚拟中断的最高优先级和ID。

  7. ICV_IAR0_EL1 (Virtual Interrupt Acknowledge Register 0 EL1) 和 ICV_IAR1_EL1 (Virtual Interrupt Acknowledge Register 1 EL1)：用于获取虚拟中断ID。

  8. ICV_IGRPEN0_EL1 (Virtual Interrupt Group 0 Enable Register EL1) 和 ICV_IGRPEN1_EL1 (Virtual Interrupt Group 1 Enable Register EL1)：用于控制虚拟中断分组的开关。

  9. ICV_NMIAR1_EL1 (Virtual Non-Maskable Interrupt Acknowledge Register 1 EL1)：用于获取虚拟机的非可屏蔽中断ID。

  10. ICV_PMR_EL1 (Virtual Priority Mask Register EL1)：用于设置虚拟中断的优先级。

  11. ICV_RPR_EL1 (Virtual Running Priority Register EL1)：用于获取虚拟中断运行时的优先级。

2.3 ICH

  1. ICH_AP0R_EL2 (Interrupt Controller Hyp Active Priorities Group 0 Registers)：用于设置Hyp模式下分组0中断活跃状态的优先级。

  2. ICH_AP1R_EL2 (Interrupt Controller Hyp Active Priorities Group 1 Registers)：用于设置Hyp模式下分组1中断活跃状态的优先级。

  3. ICH_EISR_EL2 (Interrupt Controller End of Interrupt Status Register)：用于获取中断处理完成状态的信息。

  4. ICH_ELRSR_EL2 (Interrupt Controller Empty List Register Status Register)：用于获取空列表寄存器的信息。

  5. ICH_HCR_EL2 (Interrupt Controller Hyp Control Register)：用于控制中断虚拟化，包括虚拟中断开关、虚拟中断模式等。

  6. ICH_LR_EL2 (Interrupt Controller List Registers)：用于实现中断的动态分配和管理。分组0和分组1各有32个列表寄存器，用于管理分组相应中断的挂起状态和优先级等信息。

  7. ICH_MISR_EL2 (Interrupt Controller Maintenance Interrupt State Register)：用于监控中断控制器的状态，包括中断和错误状态等。

  8. ICH_VMCR_EL2 (Interrupt Controller Virtual Machine Control Register)：用于管理虚拟机中的中断控制器状态，包括分配、删除虚拟CPU等。

  9. ICH_VTR_EL2 (Interrupt Controller VGIC Type Register)：用于获取中断控制器的类型和版本信息。

先列好大纲，后续使用到某个寄存器再补充更详解介绍

小坚学Linux
关注
专栏目录
操作系统中如何读写 ARMv8/ARMv9/GIC 寄存器（嵌入式）
CodeSageX的博客
09-03 148
在 ARMv8/ARMv9 架构中，可以使用 MRS（Move to Register from Special register）和 MSR（Move to Special register from Register）指令来读取和写入寄存器的值。对于 ARMv8/ARMv9/GIC 寄存器的写入，我们可以使用 MSR 指令将通用寄存器中的值移动到特殊寄存器中。对于 ARMv8/ARMv9/GIC 寄存器的读取，我们可以使用 MRS 指令将寄存器的值移动到通用寄存器中。
关于S3学习所涉及到的知识（四）：GIC_V3寄存器介绍
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
02-22 832
从这里看到，GIC分为3个主要的部分，要完成其作用，而且给用户进行预先配置的方法，GIC就提供了一组寄存器，这些寄存器的设计就是围绕着这些主要的功能来实现的。
Linux 中断机制（二）之中断子系统框架
最新发布
Projectsauron 的博客
08-14 4万+
用户层：用户层是中断的使用者，主要包括各类设备驱动。这些驱动程序通过中断相关的接口进行中断的申请和注册。当外设触发中断时， 用户层驱动程序会进行相应的回调处理，执行特定的操作。通用层：通用层也可称为框架层，它是硬件无关的层次。通用层的代码在所有硬件平台上都是通用的，不依赖于具体的硬件架构或中断控制器。通用层提供了统一的接口和功能， 用于管理和处理中断， 使得驱动程序能够在不同的硬件平台上复用。硬件相关层：硬件相关层包含两部分代码。
ARM GIC-400 寄存器
weixin_30809173的博客
06-30 959
1.简介 GIC-400是用于控制中断的。在cubieboard2 上 的A20芯片采用了这款控制器。 cubieboard2 的GIC控制器 的地址是0x01C80000---0x01C87FFF ，长度等于GIC-400寄存器的长度。 具体的内容如下所示。 以0x01C80000为起始地址，下面给出的是偏移： 0x0000-0x0FFF Reserved 未...
ARM Cortex-A学习(1)：GIC(通用中断控制器)详解
主要分享硬件、嵌入式软件部分知识
12-26 2193
GIC(通用中断控制器,)是一种用于处理中断的硬件组件，它的主要功能是协调和管理系统中的中断请求，确保它们被正确地传递给相应的处理器核心。
Linux内核基础 - GICv3中断控制器常用寄存器描述
sz66cm 学习随笔
03-14 652
linux内核 中断控制器
GIC相关
tangtang_yue的博客
11-09 2496
原文地址：www.wowotech.net/irq_subsystem/gic_driver.html GIC（Generic Interrupt Controller）是ARM公司提供的一个通用的中断控制器，其architecture specification目前有四个版本，V1～V4(V2最多支持8个ARM core，V3/V4支持更多的ARM core，主要用于ARM64服务器系统结
GIC介绍 （三）——GIC400 Register
qaunmhh的博客
04-20 1598
GIC400 Register gic寄存器 gic寄存器，分为两部分，一部分是distributor的寄存器，另一部分是cpu interface的寄存器。 两部分的寄存器，均是通过memory-mapped的方式来访问。 Distribution Distributor Control Register GICD_CTLR enable or disable distribution，global interrupt enable 在disable 期间，register工作正常，GICV
ARM GIC中断控制器原文详解
10-19
- SGI（Software-generated interrupt）：软件生成中断，由软件通过写入GICD_SGIR寄存器来触发，常用于处理器间通信。SGI的ID范围是0-15，用于SGI；16-31用于PPI；32及以上用于SPI。 3. 多核处理器中断处理模型： ...
ARM64架构系统寄存器详解：深入理解A系列运行机制
在ARM Architecture Registers for A-profile architecture (2022-12)的文档中，涵盖了针对ARM64架构的详细信息，包括但不限于内存管理、地址空间配置、定时器控制和全局中断控制器（GIC）等关键功能的寄存器设置与...
irq-gic.rar_V2 _gic
09-24
《Linux中断处理与GIC详解》 在Linux操作系统中，中断处理是系统核心的重要组成部分，它使得硬件事件能够被及时响应并处理。在标题“irq-gic.rar_V2_gic”中，我们可以推断出这是一个关于Linux内核版本2.13.6中的...
ARM GIC控制器V3.0与V4.0：技术升级详解
从文件名称列表中的“ARM Generic Interrupt Controller(ARM GIC控制器)V3.0与V4.0.pdf”可以推断，文档中详细介绍了这两个版本的GIC控制器的技术细节，包括但不限于它们的架构设计、编程模型、寄存器配置以及软件...
ARMV8/ARMV9或gic中某些寄存器写不了的解决方法
baron-周贺贺-代码改变世界ctw
05-24 676
（注：未经允许，公众号勿转这一篇文章） 以下以GIC的icc_bpr0_el1寄存器为例，我们发现在S-EL1 Security State中无法去写该寄存器… 解决方法: 查阅该寄存器的伪代码发现，在期望的路径中，SCR_EL3.FIQ不能等于1，所以我们强制修改SCR_EL3.FIQ = 0后再去写icc_bpr0_el1寄存器，发现就可以修改了。 以下以armv8/armv9的rgsr_el1寄存器为例，我们发现在S-EL1 Security State中无法去写该寄存器… 解决方法: 查阅该寄存器
【ARMv8 异常模型入门及渐进7 - GIC及安全中断介绍】
CodingCos的博客
11-28 1765
GIC-v3中，引入了支持2种安全状态（secure state），也就是对于中断，根据secure状态，分为安全中断和非安全中断。当然也可以只支持一种安全状态。这里的2种安全状态和1种安全状态，主要是影响中断分组，所使用IRQ和FIQ管脚的映射，以及gic中的寄存器访问。
ARM架构Generic Interrupt Controller(GIC)之Distributor和CPU interface功能介绍
DayDayUp
10-13 4982
GIC由Distributor和CPU interface两部分组成，如果支持虚拟化扩展，还有virtual CPU interface。本文主要介绍Distributor和CPU interface的基本功能。
gic的逻辑划分:distributor与cpu interface
小小小小的专栏
09-01 2008
gic是generic interrupt controler的简称，gic逻辑上可以分为两部分，distributor和CPU interface，分别有很多个寄存器组成； distributor的作用是集中管理所有中断源，配置中断的优先级，向各个CPU interface配送最高优先级的中断，中断屏蔽、中断抢占、配置中断是边缘出发还是水平触发。 CPU interface的作用更像是一个门
CPU interface寄存器
小小小小的专栏
11-30 2000
1、CPU Interface Control Register, GICC_CTLR ：控制寄存器，控制是否上报中断到处理器； 2、Interrupt Priority Mask Register, GICC_PMR ：中断优先级屏蔽寄存器，我们可以理解为处理器不是一般人，不是谁都可以打扰的，此寄存器的作用就是设置一个优先级阈值，优先级高于此值的中断才会上报给处理器响应； 3、Interru
ThreadX内核源码分析(SMP) - 核间通信(arm)
arm7star的博客
07-05 2155
多核情况下，一个核可能改变另外一个核的执行状态，例如一个核挂起另外一个核正在执行的线程，如果没有机制通知另外一个核该线程被挂起的话，那么被挂起的线程就感知不到自己被挂起了；ThreadX内核使用SGI中断，从一个核发送一个中断信号到目的核上去，从而使另外一个核产生中断，另外一个核就会去检查状态变化，例如是否要重新调度(别的核改变了该核需要执行的线程)。 参考《ARMv8-A_Architecture_Reference_Manual_(Issue_A.a).pdf》"D8.6.28 ICC_S
【GIC】一文看懂GICv3
数字IC/FPGA杂货铺，找一找，或许有你想要的~
01-07 3759
Generic Interrupt Controller
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小坚学Linux

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值