【RISC-V CPU 专栏 -- 香山处理器介绍】

最新推荐文章于 2025-03-26 15:05:12 发布
最新推荐文章于 2025-03-26 15:05:12 发布
阅读量1.1k 收藏 4
点赞数 1
分类专栏： # 【RISC-V Debug 专栏】 文章标签： risc-v
主公讲ARM
本文链接：https://blog.csdn.net/sinat_32960911/article/details/144059709
版权

文章目录

RISC-V 香山处理器介绍

相信很多小伙伴对于“香山”都不陌生，它是一款开源RISC-V处理器核，香山的每一代架构，都是采用了湖的名字，第一代架构被命名为雁栖湖，第二代架构则叫做 “南湖”。

“雁栖湖”这款处理器的 RTL 代码于 2021 年 4 月完成，基于 TSMC 28nm 工艺流片，频率为 1.3GHz。

雁栖湖处理器

“雁栖湖” 架构是一个 11 级流水、6 发射、4 个访存部件的乱序处理器核。在发射宽度上已经可以和一些 ARM 高端处理器核相当，但还未进行充分优化，因此实际性能还有不小的差距。

在这里插入图片描述

南湖处理器

深圳市群芯闪耀科技有限公司在2024年RISC-V中国峰会上发布了全球首款搭载香山南湖处理器的笔记本电脑——如意香山本。这款笔记本由中国科学院软件研究所主导，与英麒

了解本专栏 订阅专栏 解锁全文
香山芯片调试直播
SeaCloudHill的博客
01-31 2591
春节将至，香山团队的多位小伙伴在家人的支持下，决定留在北京攻关调试。除了这些这些线下的小伙伴，还有全国各地的老师和同学一起在线参与。大家非常给力，每天都有大进展：CPU频率＞1GHz，DDR4-2400稳定运行，Linux正常启动，CoreMark成功运行。整个芯片和板卡没有一处错误，团队有多位资深专家，大家都表示调试从来没有这么顺利过。接下来把SPECCPU 2006分值跑出来，就完成这次攻关调...
香山开源高性能RISC-V处理器.pdf
10-31
香山开源高性能RISC-V处理器-包云岗PPT-仅供各位学习使用
开源高性能RISC-V处理器“香山”问世
dotNET跨平台
06-24 866
今日，“香山”开源高性能RISC-V处理器问世。据行业人士介绍，这是计算所牵头，多家企业联合开发的开源处理器核，源代码和所有设计文档都开源。从PPT的内容上看，“香山”基于Chisel语...
XiangShan：开源高性能RISC-V处理器项目
最新发布
gitblog_00844的博客
03-26 328
XiangShan：开源高性能RISC-V处理器项目 XiangShan Open-source high-performance RISC-V processor 项目地址: https://gitcode.com/gh_mir...
“香山”处理器产生背后的逻辑
AI科技大本营
07-15 1045
作者 |老石谈芯的老石来源 |老石谈芯在最近召开的RISC-V中国峰会上，中科院计算所的包云岗研究员团队正式发布了名为“香山”的开源高性能RISC-V处理器。前不久我有幸和包老师就这个...
香山南湖架构分析--FE
major的博客
10-09 1659
阶段发现它的最后 2 bytes 是一条 RVI 指令的前半部分时，我们把这条 RVI 指令算在这个块里，同时我们取两个 cache line 的机制保证后半部分是一定可以被取到的，因此我们只需要在发生这种情况的时候置一个标识位，当下一个块来的时候把第一个 2 bytes 排除在指令的有效范围之外即可。一种多个不同延迟的预测器的组织形式，延迟大的、相对更准确的预测器被放在后面的流水级，其产生的预测结果会与前面的预测器进行比较，如果不同则会冲刷流水线，整体预测结果以最准确的预测器为准。
香山处理器跑仿真和跑FPGA两套环境配置过程小结
专业技术人员的归宿
08-08 999
裸机ubuntu18.04上运行香山处理器（南湖）make verilog，以及 vmware虚拟机上运行香山处理器make emu
中科院开源 RISC-V 处理器“香山”流片，已成功运行 Linux
嵌入式Linux
01-31 495
去年 6 月份，中科院大学教授、中科院计算所研究员包云岗，发布了开源高性能 RISC-V 处理器核心 —— 香山。近日，包云岗在社交平台晒出图片，香山芯片已流片，回片后进行了串口调通，1 ...
体验开源香山高性能开源 RISC-V 处理器
阳光8088的专栏
01-21 1525
体验香山使用的处理器协同仿真框架
香山处理器仿真环境搭建
anfang654321的博客
12-05 2854
香山前端开发环境搭建
riscv-basic:五级riscv核心的基本凿子实现
03-22
riscv-basic:五级riscv核心的基本凿子实现
XiangShan
03-29
NOOP NOOP（NJU乱序处理器）是针对超标量乱序执行的处理器。 当前，它仅支持riscv32。 编译凿子代码 安装mill 。 请参阅。 运行make init来初始化git子模块 运行make生成verilog代码。 输出文件是build/TopMain.v 。 通过仿真运行程序 将新的环境变量NEMU_HOME设置为NEMU项目的绝对路径。 将新的环境变量NOOP_HOME设置为NOOP项目的绝对路径。 克隆。 将新的环境变量AM_HOME设置为AM项目的绝对路径。 如果未提供，则在AM项目中添加新的AM riscv64-noop 。 通过make ARCH=riscv64-noop run AM项目中的应用程序。 在FPGA上运行 子目录概述 fpga ├── board # supported FPGA boards and files
教ni设计CPU—RISC-V处理器篇.zip
08-08
《手把手教你设计CPU——RISC-V处理器篇》这本书很可能涵盖了以下内容： - RISC-V指令集的详细解析，包括每个指令的功能、格式和使用场景。 - RISC-V处理器的基本架构，如五级流水线、超标量设计、乱序执行等。 - ...
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
《RISC-V CPU 处理器设计（上）》第2章——RISC-V架构之魂
weixin_51130882的博客
07-18 1226
1.RISC-V的指令集使用模块化的方式进行组织。使用整数指令子集（以字母I结尾），便能狗实现完整的软件编译器。其他的指令集均为可选的模块，具有代表性的模块包括M/A/F/D/C。2.以上模块的一个特定组合“IMAFD”也称为“通用组合”，用英文字母G表示。3.为了提高代码密度，RISC-V架构提供可选的“压缩”指令子集，用英文字母C表示。压缩指令的编码长度为16位，而普通的非压缩指令的编码长度为32位。4.为了进一步减少面积，RISC-V 架构还提供一种“嵌入式”架构，用英文字母 E 表示。
Chisel学习-香山CPU的开发环境
weixin_43099600的博客
06-16 657
香山的build.sc文件当中，可以通过配置来选择是Chisel还是Chisel3。MILL 的构建配置文件 (build.sc) 更为简洁、有更好的可读性。在Makefile当中，默认选择了将Chisel作为开发语言。因此，香山默认的构建工具是Mill，语言选择Chisel。香山CPU的构建工具选择了Mill而不是SBT。介绍了不同构建工具之间的区别。3. Chisel版本选择。2. 为什么是Mill。
香山芯片调试目标完成，直播完毕
SeaCloudHill的博客
02-16 9047
香山芯片调试目标完成！记录一些流水账：2021年6月22日，香山在RISC-V中国峰会上第一次亮相，这是当时公开的国际上性能最高的开源RISC-V处理器核设计，受到国内外的很多关注，如今在GitHub上已有近2500个Star，250多个Fork。虽然我们的报告是中文的，但却有不少英文报道，甚至还有来自俄罗斯的关注。可以说，香山成为国际上最受关注的开源芯片项目之一。2021年7月15日，第一代香山...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值