CodingCos的博客

DSU-120的L3缓存支持一种分区方案，该方案改变了缓存分配和受害者选择策略，以防止进程使用整个L3缓存对其他进程不利。因此，每个事务只被允许在由事务的分区ID定义的组中的一个缓存方式中分配到L3缓存中。这种缓存分配策略意味着，在正常使用中，一行数据要么在一个或多个核心（或复合体）的缓存中，要么在L3中，但不会同时在两个缓存中。通过以上MPAM特性，DSU-120能够细致地控制和监控L3缓存的使用，确保系统资源在多个进程之间公平、高效地分配和使用，同时也支持安全和非安全状态的区分，增强系统的安全性。

DSU-120（DynamIQ™共享单元-120）的功耗策略单元（PPU）支持所有DSU-120 DynamIQ™集群功耗模式（开启（On）、关闭（Off）、功能保留（Func_Ret）、全保留（Full_Ret）、内存保留（Mem_Ret）、模拟关闭（Off_Emu）、模拟内存保留（Mem_Ret_Emu）、温重置（Warm_Rst）、调试恢复（Dbg_Recov））和操作模式。此外，每个核心都有自己的独立PPU，用于控制各自的核心功耗域（例如，PDCore0的PPU和PDCore1的PPU）。

在此模式下，L3缓存RAMs的内容被保留，而其余的DynamIQ™集群共享逻辑保持通电和运行。在关闭模式下，PDCluster域（DSU-120 DynamIQ™集群）被切断电源，但PDTop域仍然通电，包括所有的功耗策略单元（PPUs）。完全保留模式（Full_Ret）允许如果L3缓存RAMs在可配置的时间段内没有被访问，则将L3缓存和窥探过滤器RAMs置于保留状态，并关闭缓存切片逻辑。在此模式下，L3缓存RAMs的内容被保留，缓存切片逻辑被关闭，而其余的DynamIQ™集群共享逻辑保持通电和运行。

DSU-120的集群性能监控单元（PMU）寄存器可以通过两种方式访问：一种是通过调试APB接口上的内存映射访问，另一种是来自核心的系统寄存器访问。CTI用于在ARM架构中的不同组件间进行事件同步和通信，这意味着PMU的中断不仅可以用于直接的中断处理，也能触发集群内其他部件的相关动作。通过这种方式，DSU-120提供了一种灵活且高效的机制来管理和响应PMU产生的性能监控事件，使得开发者和系统维护人员能够更好地掌握系统的性能表现，并根据需要采取适当的调优或处理措施。这是将该中断信号发送给核心的唯一机制。

这些ROM表包括针对debugblock组件的ROM表、针对集群组件的ROM表，以及针对每个独立核心或复合体的ROM表。DSU-120中的调试组件包括集群中每个处理元素（PE）的组件，例如集群中每个PE的跨触发接口（CTI）。这些地址范围通常在技术参考手册或集群实现的文档中详细说明。DSU-120的ROM表中包含了调试组件的位置、某些控制和识别寄存器的位置，以及任何子级ROM表的入口点。DSU-120（DynamIQ™共享单元-120）集群的调试系统地址映射取决于集群的具体实现，例如集群中配置的核心数量。

的设置是自动完成的，这一过程确保了基于地址目标组的事务能够被正确地路由到对应的总线主端口。这种机制允许DSU-120在处理来自处理器核心的事务请求时，有效地进行数据流的管理和优化，进一步提高系统的数据处理效率和性能。在DSU-120（DynamIQ™共享单元-120）中，地址目标组与总线主端口之间的映射关系是通过在复位时决定哪些总线主端口被禁用来确定的。DSU-120（DynamIQ™共享单元-120）还使用地址目标组号来设置事务地址中的ID。根据事务被分配到的地址目标组，事务的地址目标ID（

是通过输入信号设置的可配置掩码值。是通过输入信号设置的可配置掩码值。是通过输入信号设置的可配置掩码值。address是交易的物理地址（PA）。

摘要表（未在此处包含）旨在提供一个概览，展示所有可以从DSU-120的Utility Bus外部（内存映射）访问的Cluster系统控制寄存器。这种方法促进了对CPU Cluster的结构化管理，允许细粒度的控制和监视。对于每个寄存器的详细信息，包括其功能、访问权限和重置值，建议查阅特定寄存器的文档。这种架构强调了ARMv9在处理系统控制方面对安全性、效率和灵活性的重视，为复杂的SoC设计中的CPU Cluster管理提供了强大的机制，以管理电源和操作状态。

当实现一个DSU-120 DynamIQ™集群时，核心、复合体与DynamIQ™共享单元-120（DSU-120）之间的所有接口都会自动实现。DSU-120（DynamIQ™共享单元-120）支持通过外部时钟控制器向DSU-120发送的Q通道请求来实现时钟门控（Clock Gating）。如有必要，DSU-120会实现额外的缓冲来补偿核心与DSU-120 L3内存系统的不同时钟率。DSU-120（DynamIQ™共享单元-120）中的窥探控制单元（SCU）负责维持集群内所有数据缓存之间的一致性。

ARMv9架构中的DynamIQ™ Shared Unit-120（简称DSU-120）为一组基于Cortex-A类架构的核心提供了共享的L3内存系统、窥探控制(snoop control)和 过滤(filtering) 以及其他支持集群运作的控制逻辑。这个集群被称为DSU-120 DynamIQ™集群。此外，所有连接到片上系统（SoC）的外部接口也都是通过DSU-120提供的。一个DSU-120 DynamIQ™集群可以包含1到14个核心，且同一集群中可包含多达三种不同类型的核心。

在ARMv9架构中，DSU-120（DynamIQ™ Shared Unit-120）是一个关键组件，负责管理和协调多个CPU核心之间的通信和数据共享。DSU-120包含一系列系统控制寄存器，这些寄存器用于控制和提供DSU-120实现的功能的状态信息。接下来简单对系统寄存器进行简单介绍。

一个重要的特性是，即使在集群电源关闭的情况下，每个核心和集群的电源策略单元（PPU，Power Policy Unit）寄存器依然可以访问。这样做不仅方便了内存的管理和保护，而且提高了系统的安全性，因为它允许细粒度地控制对关键系统资源的访问。下面的表格提供了一些系统组件的信息，展示了哪些组件可以直接从核心使用系统寄存器访问指令访问，以及哪些组件可以通过utility bus访问。这种设计允许ARMv9架构的系统在维持低功耗的同时，保持对核心和集群电源策略的灵活控制，有助于实现更高的能效和性能优化。

AMU 的用途是系统管理和监控，特别是功耗和性能管理。例如，可以使用 AMU 计数器作为 CPU 处理器活跃度信息来帮助 DVFS 的调节。AMU提供了少数的简单，固定的，free-running的计数器。AMUv1包括下列事件计数器：4个构架规定的64-bit事件计数器CPU cycle计数器，它以CPU的频率递增；常量计数器，它以system counter的固定频率递增；

ARMv9架构通过支持单线程和多线程核心，提供了灵活的处理能力，以满足各种计算需求。它的调试系统进一步增强了这种灵活性，通过允许对单个PE进行精确调试，使开发者能够有效地优化性能、诊断问题并分析系统行为。这种级别的控制和透明度对于开发复杂、多线程应用和系统至关重要。

Debug APB 可以通过访问内部的CTI寄存器来配置trigger event的路由，比如外部debugger trace32 可以配置PE进入 Debug state。外部的cross-trigger channel 可以连接到 CTM 上，这样外部就可以给内部发送trigger信号。上图中的CTIS 既包含和连接到每个core上的CTI 也包含了连接到cluster上的CTI。

当通过ARMv9的utility bus访问系统组件寄存器或进行其他配置操作时，以上要求确保了访问的准确性和安全性。只有遵守这些规定，才能保证系统的稳定运行和数据的正确处理。这些限制也减少了实现的复杂性，有助于优化低功耗和低带宽需求的系统设计在访问ARMv9架构中的utility bus时，ARM提出了一些推荐配置，这些配置旨在优化访问行为，尽管系统也接受其他值，但遵循这些建议可以提高系统的兼容性和性能。ARMv9 utility bus的设计注重简化和效率，其接受能力反映了这种设计哲学。