Read Completion Boundary (RCB)切分规则

已于 2023-11-13 11:09:44 修改
阅读量259 收藏 2
点赞数
分类专栏： PCIe 文章标签： 学习
于 2023-11-09 21:33:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_38294441/article/details/134320369
版权

Read Completion Boundary(RCB) 切分规则

Read Completion Boundary(RCB) 简介

当Read Completion 包含multi-completions时，RCB 规定了多个Completions地址的align规则。Spec中规定RCB可以是64 Byte或者128 Byte，该值可以在link_control register中得到。

RCB 切分规则

  1. Read request length 不大于RCB
    例如RCB为128 Byte，read request length 小于128 Byte。这时不会返回multi-completions，所以不会对返回包进行切分，从request的起始地址读够length长度的数据返回。
  2. Read request length 大于RCB，这种情况会返回multi-completions，且与起始地址有关系
  • 例如RCB为128 Byte，read request length 为200 Bytes，起始地址为0X60。这时会有三笔completion返回，第一笔从0X60开始读取32 Bytes数据，第二笔数据从0X80开始读取128 Bytes数据，第三笔从0X100地址开始读取40 Bytes数据。
  • 例如RCB为128 Byte，read request length 为200 Bytes，起始地址为0X10。这时会有两笔completion返回，第一笔从0X10开始读取112 Bytes数据，第二笔数据从0X80开始读取88 Bytes数据。
    在这里插入图片描述

第一笔completion必须开始于request的起始地址，当request的length不大于RCB时不进行切分，当request的length大于RCB时在RCB处结束。
最后一笔completion返回的地址必须满足所有completion payload长度满足request的length。
所有中间的completions payload大小必须满足RCB

系统中所有component保持一致机制

在讨论这个问题时，首先需要了解控制RCB的寄存器。
在这里插入图片描述
从Spec的定义可以看出，对于RC/Bridge 或者EP来说该寄存器的属性是不同的。
所以在系统中由系统软件来管理各个component的RCB，首先读取RC/Bridge的值，并把相同的值写到EP中，这样就可以使整个系统RCB保持一致。

曲一凡
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Linux 操作系统原理 — PCIe 总线标准
烟云的计算
04-08 3295
初始化 Bridge 1 的配置空间，并 Bridge1 的 Primary Bus Number 和 Secondary Bus Number 寄存器分别设置成 0 和 1，表明 Bridge1 的上游总线是 Bus0，下游总线是 Bus1。另外，PCIe 协议支持向前兼容的特性，如果设备支持 PCIe 4.0，但计算机主板支持只支持 PCIe 3.0，那么系统就只能以 3.0 的传输速率运行。其中可以看见该设备的 Memory BAR 空间，一段的大小是 1MB，另一段的大小是 256KB。
PCIe总线-MPS MRRS RCB参数介绍（四）
非专业业余程序员
04-27 1698
PCIe总线的存储器写请求、存储器读完成等TLP中含有数据负载，即Data Payload。Data Payload的长度和MPS（Max Payload Size）、MRRS（Max Read Request Size）和RCB（Read Completion Boundary）相关。
【PCIe】PCIe 读完成边界 (RCB) 介绍
MangoPapa
03-02 4533
Read Completion Boundary (RCB)，读完成边界，是 Completer 响应读请求的一种地址边界对齐策略，应用于 CplD。
PCIe 中 RCB（Read Completion Boundary） 地址边界对齐 返回完成报文
Holden_Liu的博客
06-11 5862
Exp: 当主机发送一个读取128B MemRd的TLP时，虽然MPS（Max Payload Size）= 512B, 但返回多个CqlD。 如果RCB=64Bytes，返回完成报文长度=128Bytes，读取起始地址=10020h，则返回完成报文组合可以是： 32, 96 32, 64, 32 96, 32 128 （...
PCIe一些系统参数（MPS, MRRS, RCB）的深度解析
热门推荐
weixin_39615959的博客
12-28 1万+
首先这篇文章跟大家之前看到的文章不一样，通过耐心阅读相信大家一定能有深刻的理解。 一、各个参数含义 1、MPS(Max Payload Size) 该参数含义是一个TLP包里携带的有效净荷的最大值是多少字节（该限制条件同时适用于写操作和读操作）。 2、MRRS(Max Read Request Size) 该参数含义是一个TLP读请求包，一次最多能向接收端请求读出多少字节。 请求读多少字节是在TLP包头的Length字段（见上图）指定的。要注意，Length是以DW（4个字节）为单位的，而MPS/MRRS
FPGA基础----TLP包格式以及组包方法（1）
black_pigeon博客
04-01 7675
1. TLP包的包头 在PCIe的系统中，TLP包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能够帮助我理解在PCIe总线上各个设备之间是如何来进行数据的收发的。 下面的这个图在前面也见到过，是一个常用的请求包的格式。 1.2 通用字段 其中，通用的字段有： 通用字段 作用 Fmt 决定了包头是3DW还是4DW，TLP包是否包含数据 Type 决定了TLP包的类型，比如Mrd，Mwr，Cfg，Msg，Cpl，Cpld TC Traffic Class，用于决定TLP包处
PCIE协议-2-事务层规范-Handling of Received TLPs
最新发布
意大利炮修理师的博客
05-15 838
本节描述了当接收到的TLP从接收数据链路层传送到接收事务层，并且在数据链路层已经验证了接收到的TLP的完整性后，如何处理所有接收到的TLP。规则在图2-41所示的流程图中进行了图解。Switch必须处理同时针对Switch内部资源以及位于Switch外部的资源的TLP。Switch根据上述规则处理所有针对Switch内部资源的TLP。
基于FPGA的PCIE设计
zhou8400的专栏
02-20 5421
是PCIe链路训练的开端。：PCIe总线层次结构的最高层,该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务， PCIe总线使用的这些总线事务在TLP头中定义。例如X86的架构中包含DDR控制器和FSB to PCIe的桥， 而ZynqSoc芯片架构中包含AXI to PCIe的桥和DDR控制器，PowerPc只包含一个PCIe总线控制器。这里需要注意的是，root port对于endpoint的访问只能访问bar空间，而endpoint对root port的读写操作可以访问整个内存。
PCIe 错误检测和处理
奔跑的蜗牛的博客
07-14 7252
规范使用了四个关于错误的通用术语，定义如下：1.——确定存在错误的过程。错误是由代理发现的，这是由于本地问题，例如接收到坏数据包，或者因为它从另一个设备接收到了发出错误信号的数据包（如中毒数据包）。2.-根据检测到的错误在体系结构寄存器中设置适当的位，作为错误处理软件的辅助。3.—通知系统存在错误情况。这可以采取将错误消息传递到根复合体的形式，假设设备能够发送错误消息。反过来，当根收到错误消息时，它可以向系统发送中断。4.-一个代理通过发送错误消息通知另一个代理错误情况的过程，
PCIE 学习笔记一
weixin_43986267的博客
06-29 945
PCIE transaction layer
PCIe基础概念
shenhuxi_yu的专栏
09-12 369
pcie 重要基础概念
pcie 的function_「博文连载」PCIe扫盲——PCIe总线性能评估（有效数据速率估算）...
weixin_39902545的博客
12-03 445
前面的文章提到过PCIe总线(Gen1&Gen2)采用了8b/10b编码，因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速率为2.0Gbps=2.5Gbps*80%，而Gen2的有效速率为4Gbps=5Gbps*80%。如果以数据包的Data Payload为真实有效数据，来计算得话，实际应用中的有效速率会更低。因为，数据包的包头、包尾(LCRC和ECRC等)、数据链路层添...
pcie干货系列之-TLP’s size/TLP fail/4K boundary/requs
jiuzhangzi的博客
02-20 3205
1.The TLP’s size limits are set at the peripheral’s configuration stage, but typical numbers are a maximum of 128, 256 or 512 bytes per TLP,注意pcie的tlp的帧头格式是按照DW为单位的。所以字节都要换算成双字（32bit），即[MSB:2],再根据[1
PCIE各种包结构及常用资料汇总
sdbzlh的专栏
08-26 1万+
一、Memory Read包 本系统中：CPU会发出Read包。 1、CPU发过来的包格式    Field Name Header Byte/Bit Function Length [9:0] Byte 3 Bit 7:0 Byte 2 Bit 1:0 单位是DW Attr (
PCIe扫盲——TLP Header详解（三）
justlxy的博客
05-14 893
Completions Completions的TLP Header的格式如下图所示： 这里来解释一下Completion Status Codes · 000b (SC) Successful Completion：表示请求（Request）被正确的处理； · 001b (UR) Unsupported Request：表示请求是非法的或者不能被Completer所识别的。在PCIe V1.1以及之后的版本将这作为Advisory Non-Fatal Err...
PCIe扫盲——PCIe错误源详解（二）
justlxy的博客
05-16 1966
这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及内部错误（Internal Errors）等。 事务（Transaction ）错误 事务错误主要包括不支持的请求（Unsupported Request）、Completer Abort、非预期的Completion和Completion超时。该错误类型主要通过返回的Completion TLP包头中的Compl. Status告知Reques
PCIe扫盲——PCIe总线性能评估（有效数据速率估算）
kunkliu的博客
07-09 6533
转载地址：http://blog.chinaaet.com/justlxy/p/5100062236 前面的文章提到过PCIe总线（Gen1&Gen2）采用了8b/10b编码，因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速率为2.0Gbps=2.5Gbps*80%，而Gen2的有效速率为4Gbps=5Gbps*80%。 如果以数据包的Data Payload为真实有效...
PCIe Read Completion Boundary
06-08
PCIe Read Completion Boundary（RCB）是PCIe架构中的一个重要概念。它指的是PCIe总线上进行读取操作时，PCIe设备返回数据的边界。具体来说，当CPU或PCIe主控芯片发送读取请求并收到PCIe设备返回的数据时，数据的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值