Read Completion Boundary (RCB)切分规则

已于 2023-11-13 11:09:44 修改
阅读量227 收藏 1
点赞数
分类专栏： PCIe 文章标签： 学习
于 2023-11-09 21:33:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_38294441/article/details/134320369
版权

Read Completion Boundary(RCB) 切分规则

Read Completion Boundary(RCB) 简介

当Read Completion 包含multi-completions时，RCB 规定了多个Completions地址的align规则。Spec中规定RCB可以是64 Byte或者128 Byte，该值可以在link_control register中得到。

RCB 切分规则

  1. Read request length 不大于RCB
    例如RCB为128 Byte，read request length 小于128 Byte。这时不会返回multi-completions，所以不会对返回包进行切分，从request的起始地址读够length长度的数据返回。
  2. Read request length 大于RCB，这种情况会返回multi-completions，且与起始地址有关系
  • 例如RCB为128 Byte，read request length 为200 Bytes，起始地址为0X60。这时会有三笔completion返回，第一笔从0X60开始读取32 Bytes数据，第二笔数据从0X80开始读取128 Bytes数据，第三笔从0X100地址开始读取40 Bytes数据。
  • 例如RCB为128 Byte，read request length 为200 Bytes，起始地址为0X10。这时会有两笔completion返回，第一笔从0X10开始读取112 Bytes数据，第二笔数据从0X80开始读取88 Bytes数据。
    在这里插入图片描述

第一笔completion必须开始于request的起始地址，当request的length不大于RCB时不进行切分，当request的length大于RCB时在RCB处结束。
最后一笔completion返回的地址必须满足所有completion payload长度满足request的length。
所有中间的completions payload大小必须满足RCB

系统中所有component保持一致机制

在讨论这个问题时，首先需要了解控制RCB的寄存器。
在这里插入图片描述
从Spec的定义可以看出，对于RC/Bridge 或者EP来说该寄存器的属性是不同的。
所以在系统中由系统软件来管理各个component的RCB，首先读取RC/Bridge的值，并把相同的值写到EP中，这样就可以使整个系统RCB保持一致。

曲一凡
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Linux 操作系统原理 — PCIe 总线标准
烟云的计算
04-08 3242
初始化 Bridge 1 的配置空间，并 Bridge1 的 Primary Bus Number 和 Secondary Bus Number 寄存器分别设置成 0 和 1，表明 Bridge1 的上游总线是 Bus0，下游总线是 Bus1。另外，PCIe 协议支持向前兼容的特性，如果设备支持 PCIe 4.0，但计算机主板支持只支持 PCIe 3.0，那么系统就只能以 3.0 的传输速率运行。其中可以看见该设备的 Memory BAR 空间，一段的大小是 1MB，另一段的大小是 256KB。
【PCIe】PCIe 读完成边界 (RCB) 介绍
MangoPapa
03-02 4209
Read Completion Boundary (RCB)，读完成边界，是 Completer 响应读请求的一种地址边界对齐策略，应用于 CplD。
PCIe 中 RCB（Read Completion Boundary） 地址边界对齐 返回完成报文
Holden_Liu的博客
06-11 5709
Exp: 当主机发送一个读取128B MemRd的TLP时，虽然MPS（Max Payload Size）= 512B, 但返回多个CqlD。 如果RCB=64Bytes，返回完成报文长度=128Bytes，读取起始地址=10020h，则返回完成报文组合可以是： 32, 96 32, 64, 32 96, 32 128 （...
PCIe协议之RCB、MPS、MRRS详解
最新发布
Summer的博客
05-01 1599
PCIe总线的存储器写请求、存储器读完成等TLP中含有数据负载，即Data Payload。Data Payload的长度和MPS（Max Payload Size）、MRRS（Max Read Request Size）和RCB（Read Completion Boundary）相关。RCB（Read Completion Boundary）是PCI Express（PCIe）总线中定义的一个参数，它指定了在完成PCIe内存读取请求时可以返回的数据包的最大对齐字节边界。
PCIe一些系统参数（MPS, MRRS, RCB）的深度解析
热门推荐
weixin_39615959的博客
12-28 1万+
首先这篇文章跟大家之前看到的文章不一样，通过耐心阅读相信大家一定能有深刻的理解。 一、各个参数含义 1、MPS(Max Payload Size) 该参数含义是一个TLP包里携带的有效净荷的最大值是多少字节（该限制条件同时适用于写操作和读操作）。 2、MRRS(Max Read Request Size) 该参数含义是一个TLP读请求包，一次最多能向接收端请求读出多少字节。 请求读多少字节是在TLP包头的Length字段（见上图）指定的。要注意，Length是以DW（4个字节）为单位的，而MPS/MRRS
FPGA基础----TLP包格式以及组包方法（1）
black_pigeon博客
04-01 7197
1. TLP包的包头 在PCIe的系统中，TLP包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能够帮助我理解在PCIe总线上各个设备之间是如何来进行数据的收发的。 下面的这个图在前面也见到过，是一个常用的请求包的格式。 1.2 通用字段 其中，通用的字段有： 通用字段 作用 Fmt 决定了包头是3DW还是4DW，TLP包是否包含数据 Type 决定了TLP包的类型，比如Mrd，Mwr，Cfg，Msg，Cpl，Cpld TC Traffic Class，用于决定TLP包处
.git-completion.bash
03-20
.git-completion.bash
git-completion.bash
10-30
git-completion.bash，用于补全git的命令，来自git源码目录，使用方法见博客：https://blog.csdn.net/weixin_39228381/article/details/109363881
xuwei.rar_completion_xuwei
09-14
2, and is familiar with C, C + +, VC + +, Delphi, Visual C #, ASP.NET, java-script, HTML, and ... Job Description: completion of the financial Invoicing (Delphi + SQL, C / S), mainly involved in th...
qib_cq.rar_completion
09-24
add a new entry to the completion queue for Linux v2.13.6.
浅谈PCIe体系结构
09-26
浅谈PCIe体系结构 浅谈PCIe体系结构 - 1 - 目录 - 1 - 第I篇PCI体系结构概述 - 1 - 第1章PCI总线的基本知识 - 3 - 1.1 PCI总线的组成结构 - 6 - 1.1.1 HOST主桥 - 6 - 1.1.2 PCI总线 - 7 - 1.1.3 PCI设备 - 7 - 1.1.4 HOST处理器 - 8 - 1.1.5 PCI总线的负载 - 9 - 1.2 PCI总线的信号定义 - 10 - 1.2.1 地址和数据信号 - 10 - 1.2.2 接口控制信号 - 11 - 1.2.3 仲裁信号 - 13 - 1.2.4 中断请求等其他信号 - 14 - 1.3 PCI总线的存储器读写总线事务 - 15 - 1.3.1 PCI总线事务的时序 - 15 - 1.3.2 Posted和Non-Posted传送方式 - 16 - 1.3.3 HOST处理器访问PCI设备 - 17 - 1.3.4 PCI设备读写主存储器 - 19 - 1.3.5 Delayed传送方式 - 21 - 1.4 PCI总线的中断机制 - 23 - 1.4.1 中断信号与中断控制器的连接关系 - 23 - 1.4.2 中断信号与PCI总线的连接关系 - 24 - 1.4.3 中断请求的同步 - 25 - 1.5 PCI-X总线简介 - 28 - 1.5.1 Split总线事务 - 28 - 1.5.2 总线传送协议 - 28 - 1.5.3 基于数据块的突发传送 - 29 - 1.6 小结 - 29 - 第2章PCI总线的桥与配置 - 30 - 2.1 存储器域与PCI总线域 - 30 - 2.1.1 CPU域、DRAM域与存储器域 - 31 - 2.1.2 PCI总线域 - 32 - 2.1.3 处理器域 - 32 - 2.2 HOST主桥 - 34 - 2.2.1 PCI设备配置空间的访问机制 - 35 - 2.2.2 存储器域地址空间到PCI总线域地址空间的转换 - 37 - 2.2.3 PCI总线域地址空间到存储器域地址空间的转换 - 39 - 2.2.4 x86处理器的HOST主桥 - 42 - 2.3 PCI桥与PCI设备的配置空间 - 45 - 2.3.1 PCI桥 - 45 - 2.3.2 PCI Agent设备的配置空间 - 47 - 2.3.3 PCI桥的配置空间 - 50 - 2.4 PCI总线的配置 - 54 - 2.4.1 Type 01h和Type 00h配置请求 - 54 - 2.4.2 PCI总线配置请求的转换原则 - 56 - 2.4.3 PCI总线树Bus号的初始化 - 58 - 2.4.4 PCI总线Device号的分配 - 60 - 2.5 非透明PCI桥 - 62 - 2.5.1 Intel 21555中的配置寄存器 - 63 - 2.5.2 通过非透明桥片进行数据传递 - 65 - 2.6 小结 - 67 - 第3章PCI总线的数据交换 - 68 - 3.1 PCI设备BAR空间的初始化 - 68 - 3.1.1 存储器地址与PCI总线地址的转换 - 68 - 3.1.2 PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化 - 70 - 3.2 PCI设备的数据传递 - 72 - 3.2.1 PCI设备的正向译码与负向译码 - 72 - 3.3.2 处理器到PCI设备的数据传送 - 74 - 3.2.3 PCI设备的DMA操作 - 74 - 3.2.4 PCI桥的Combining、Merging和Collapsing - 75 - 3.3 与Cache相关的PCI总线事务 - 77 - 3.3.1 Cache一致性的基本概念 - 77 - 3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写 - 82 - 3.3.3 PCI设备对可Cache的存储器空间进行DMA读写 - 83 - 3.3.4 PCI设备进行DMA写时发生Cache命中 - 85 - 3.3.5 DMA写时发生Cache命中的优化 - 87 - 3.4 预读机制 - 89 - 3.4.1 Instruction Fetch - 89 - 3.4.2 数据预读 - 92 - 3.4.3 软件预读 - 94 - 3.4.4 硬件预读 - 96 - 3.4.5 PCI总线的预读机制 - 97 - 3.5 小结 - 101 - 第II篇PCI Express体系结构概述 - 102 - 第4章PCIe总线概述 - 104 - 4.1 PCIe总线的基础知识 - 104 - 4.1.1 端到端的数据传递 - 104 - 4.1.2 PCIe总线使用的信号 - 106 - 4.1.3 PCIe总线的层次结构 - 109 - 4.1.4 PCIe链路的扩展 - 111 - 4.2 PCIe体系结构的组成部件 - 114 - 4.2.1 基于PCIe架构的处理器系统 - 114 - 4.2.2 RC的组成结构 - 117 - 4.2.3 Switch - 118 - 4.2.4 VC和端口仲裁 - 120 - 4.2.5 PCIe-to-PCI/PCI-X桥片 - 122 - 4.3 PCIe设备的扩展配置空间 - 124 - 4.4 小结 - 125 - 第5章PCIe总线的事务层 - 126 - 5.1 TLP的格式 - 126 - 5.1.1 通用TLP头的Fmt字段和Type字段 - 127 - 5.1.2 TC字段 - 129 - 5.1.3 Attr字段 - 130 - 5.1.4 通用TLP头中的其他字段 - 131 - 5.2 TLP的路由 - 133 - 5.2.1 基于地址的路由 - 133 - 5.2.2 基于ID的路由 - 135 - 5.2.3 隐式路由 - 138 - 5.3 存储器、I/O和配置读写请求TLP - 139 - 5.3.1 存储器读写请求TLP - 139 - 5.3.2 完成报文 - 144 - 5.3.3 配置读写请求TLP - 146 - 5.3.4 消息请求报文 - 147 - 5.4 TLP中与数据负载相关的参数 - 148 - 5.4.1 Max_Payload_Size参数 - 148 - 5.4.2 Max_Read_Request_Size参数 - 149 - 5.4.3 RCB参数 - 149 - 5.5 小结 - 150 - 第6章 MSI和MSI-X中断机制 - 151 - 6.1 MSI/MSI-X Capability结构 - 152 - 6.1.1 MSI Capability结构 - 152 - 6.1.2 MSI-X Capability结构 - 154 - 6.2 PowerPC处理器如何处理MSI中断请求 - 158 - 6.2.1 MSI中断机制使用的寄存器 - 159 - 6.2.2 系统软件如何初始化PCIe设备的MSI Capability结构 - 162 - 6.3 x86处理器如何处理MSI-X中断请求 - 165 - 6.3.1 Message Address字段和Message Data字段的格式 - 165 - 6.3.2 FSB Interrupt Message总线事务 - 168 - 6.4 小结 - 169 - 结束语 - 170 -
osd_client.rar_completion
09-19
completion callback for async writepages for Linux v2.13.6.
基于FPGA的PCIE设计
zhou8400的专栏
02-20 4935
是PCIe链路训练的开端。：PCIe总线层次结构的最高层,该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务， PCIe总线使用的这些总线事务在TLP头中定义。例如X86的架构中包含DDR控制器和FSB to PCIe的桥， 而ZynqSoc芯片架构中包含AXI to PCIe的桥和DDR控制器，PowerPc只包含一个PCIe总线控制器。这里需要注意的是，root port对于endpoint的访问只能访问bar空间，而endpoint对root port的读写操作可以访问整个内存。
pcie 的function_「博文连载」PCIe扫盲——PCIe总线性能评估（有效数据速率估算）...
weixin_39902545的博客
12-03 413
前面的文章提到过PCIe总线(Gen1&Gen2)采用了8b/10b编码，因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速率为2.0Gbps=2.5Gbps*80%，而Gen2的有效速率为4Gbps=5Gbps*80%。如果以数据包的Data Payload为真实有效数据，来计算得话，实际应用中的有效速率会更低。因为，数据包的包头、包尾(LCRC和ECRC等)、数据链路层添...
pcie干货系列之-TLP’s size/TLP fail/4K boundary/requs
jiuzhangzi的博客
02-20 3140
1.The TLP’s size limits are set at the peripheral’s configuration stage, but typical numbers are a maximum of 128, 256 or 512 bytes per TLP,注意pcie的tlp的帧头格式是按照DW为单位的。所以字节都要换算成双字（32bit），即[MSB:2],再根据[1
PCIE各种包结构及常用资料汇总
sdbzlh的专栏
08-26 1万+
一、Memory Read包 本系统中：CPU会发出Read包。 1、CPU发过来的包格式    Field Name Header Byte/Bit Function Length [9:0] Byte 3 Bit 7:0 Byte 2 Bit 1:0 单位是DW Attr (
PCIe扫盲——TLP Header详解（三）
justlxy的博客
05-14 836
Completions Completions的TLP Header的格式如下图所示： 这里来解释一下Completion Status Codes · 000b (SC) Successful Completion：表示请求（Request）被正确的处理； · 001b (UR) Unsupported Request：表示请求是非法的或者不能被Completer所识别的。在PCIe V1.1以及之后的版本将这作为Advisory Non-Fatal Err...
PCIe扫盲——PCIe错误源详解（二）
justlxy的博客
05-16 1882
这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及内部错误（Internal Errors）等。 事务（Transaction ）错误 事务错误主要包括不支持的请求（Unsupported Request）、Completer Abort、非预期的Completion和Completion超时。该错误类型主要通过返回的Completion TLP包头中的Compl. Status告知Reques
PCIe Read Completion Boundary
06-08
PCIe Read Completion Boundary（RCB）是PCIe架构中的一个重要概念。它指的是PCIe总线上进行读取操作时，PCIe设备返回数据的边界。具体来说，当CPU或PCIe主控芯片发送读取请求并收到PCIe设备返回的数据时，数据的...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值