![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
EDA工具
文章平均质量分 52
ic设计相关eda工具的使用
sinat_39901027
这个作者很懒,什么都没留下…
展开
-
常用软件安装包
常用软件工具原创 2022-11-19 19:28:21 · 1039 阅读 · 0 评论 -
vcs报错
VCS Error-[NYI-NS] Not Yet ImplementedThe following feature is not yet supported:Replacing interface cell in logical library not yet supported.添加`ifndef ****`define ****....`endif原创 2022-01-07 17:11:26 · 1308 阅读 · 2 评论 -
synopsys软件安装
在centos7安装synopsys2018软件export LM_LICENSE_FILE=/home/tools/synopsys/license/license.datexport SNPSLMD_LICENSE_FILE=/home/tools/synopsys/license/license.datexport SYNOPSYS=/home/tools/synopsysexport SCL_HOME=/home/tools/synopsys/scl/scl/2018.06-SP1exp原创 2021-04-24 16:17:04 · 1278 阅读 · 0 评论 -
vcs_lab_2006_lab1 VCS Simulation Basic
通过上面的设计熟悉VCS的仿真过程,整个实验分为三部分。编译加法器源文件生成仿真文件仿真8位加法器在terminal中显示仿真结果,判断加法器是否正常工作Part A中,所有源文件都在工作目录中Part B中,源文件在工作目录和库文件目录中Part A : 两步仿真lab1/parta文件中包括 fa.v, add4.v, add8.v, addertb.v 四个文件1、在parta文件夹中执行下面的命令开始编译vcs fa.v, add4.v, add8.v, addertb.v.原创 2020-10-18 21:02:06 · 282 阅读 · 0 评论 -
vcs_lab_2006_lab2 VCS Debugging Basics
实验文件中存在bug,通过仿真找到并修改Part A 为通过在源文件中插入系统函数,然后仿真并观察输出结果定位bugPart B 为通过 UCLI 定位bugPart A1、运行下面的命令,发现仿真出现错误vcs -f adder.f -R输出为00,实际应为02***ERROR at time = 25750 ***a = 01, b = 01, sum = 00; cin = 0, cout = 02、在 testbench 中添加系统函数,在原来代码的26行插入$displa原创 2020-10-18 23:31:18 · 600 阅读 · 0 评论 -
vcs_lab_2006_lab3 Debugging with DVE
测试一个FIFO1、编译并仿真vcs -debug -f run1.f simv仿真结果出现错误Read 4444 from FIFOFAILURE: Empty flag missed at time 250000000000.000 ps. Exiting test.time = 260000000000.000 ps$finish called from file "fifo_tb.v", line 72.$finish at simulation time 2610000000原创 2020-10-20 21:37:19 · 503 阅读 · 0 评论