![](https://img-blog.csdnimg.cn/20200820102620525.jpg?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA学习
FPGA
sinat_39901027
这个作者很懒,什么都没留下…
展开
-
片上系统与集成实验(五)
实验五全部内容原创 2021-06-07 14:50:00 · 132 阅读 · 0 评论 -
片上系统与集成实验(四)
片上系统与集成实验(四)原创 2021-06-07 14:47:48 · 111 阅读 · 0 评论 -
片上系统与集成实验(三)
实验三完整内容原创 2021-05-27 22:23:33 · 97 阅读 · 0 评论 -
片上系统与集成实验(一)(二)
片上系统与集成实验(一)(二)原创 2021-05-18 14:32:53 · 189 阅读 · 0 评论 -
FPGA图像处理
一、RGB2GRAY转换算法RGB图转灰度图公式为Gray=R×0.299+G×0.587+B×0.114Gray = R\times0.299 + G\times0.587 + B\times0.114 Gray=R×0.299+G×0.587+B×0.114一般地,在FPGA中采用用整型移位的方式进行计算。不同的整型值大小对应不同的转化精度,2位至20位的精度转化公式如下:Gray=(R×1+G×2+B×1)>>2Gray=(R×2+G×5+B×1)>>3Gray=原创 2021-03-03 20:18:18 · 402 阅读 · 1 评论 -
verilog常用程序块
led闪烁`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Module Name: led闪烁// Additional Comments: 无//////////////////////////////////////////////////////////////////////////////////module led( in原创 2021-01-23 15:58:29 · 239 阅读 · 0 评论 -
BRAM的使用
通过Vivado使用Block Memory Generator(8.4) IP核并利用PL端读取BRAM数据软件环境:Vivado 2018.3IP核:Block Memory Generator 8.4(Rev.2)1、点击IP Catalog2、搜索”Block Memory Generator“双击选择RAMs & ROMs & BRAM下的IP核3、配置IP...原创 2020-01-09 14:56:35 · 2432 阅读 · 0 评论 -
zynq学习之点灯
点亮一个LED,控制LED亮灭每秒钟翻转一次1、硬件(1)LED灯LED灯电路如下图所示,IO口输出高电平时,LED灯亮,输出低电平时,LED灯灭。(2)时钟输入开发板有两个时钟输入,使用50MHz时钟2、创建Vivado工程(1)点击“Create New Project”,弹出建立新工程的向导,点击“Next”。(2)在弹出的对话框中输入工程名和路径,注意路径中不能有中...原创 2019-12-02 22:05:28 · 465 阅读 · 0 评论 -
FPGA串口通信
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Engineer: ian// // Create Date: 2019/11/30 14:51:50// Design Name: uart// Module Name: ua...原创 2019-12-15 15:03:35 · 164 阅读 · 0 评论