第三章 VHDL的描述风格

本文详细介绍了VHDL语言的四种描述风格:行为描述、数据流描述、结构化描述以及混合描述。通过全加器的例子,展示了每种风格的特点和实现方式,强调了它们在设计过程中的应用和重要性。
摘要由CSDN通过智能技术生成

第三章 VHDL的描述

3.1  描述方式

3.2  数据流描述方式(RTL描述方式)

3.3  构化描述方式

3.4  混合描述 

 

VHDL言是过结构体具体描述整个设计实逻辑功能。通常构体有四不同的描述方式:描述方式behavior)、数据流描述方式(dataflow)或寄存器RTL描述方式、构化描述方式(structural)以及混合描述方式。VHDL过这不同的描述方式从不同的面描述构体的功能。前三是最基本的描述方式,他们组合起来就成混合描述方式。

    下面合一个全加器来描述格,全加器的端口示意所示,其系如表所示 

全加器框

全加器的

                       

c_in      x       y       c_out        sum

0         0       0           0           0

0         0       1           0           1

0         1       0           0           1

0

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值