第三章 VHDL的描述风格

最新推荐文章于 2024-01-11 22:02:41 发布
最新推荐文章于 2024-01-11 22:02:41 发布
阅读量3.6k 收藏 24
点赞数 2
分类专栏： 学习历程----嵌入式系统编程 文章标签： vector library signal c integer behavior
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/skyyunmi/article/details/1572481
版权
本文详细介绍了VHDL语言的四种描述风格：行为描述、数据流描述、结构化描述以及混合描述。通过全加器的例子，展示了每种风格的特点和实现方式，强调了它们在设计过程中的应用和重要性。
摘要由CSDN通过智能技术生成

第三章 VHDL的描述风格

3.1  行为描述方式

3.2  数据流描述方式（RTL描述方式）

3.3  结构化描述方式

3.4  混合描述风格 

 

VHDL语言是通过结构体具体描述整个设计实体的逻辑功能。通常结构体有四种不同的描述方式：行为描述方式（behavior）、数据流描述方式（dataflow）或寄存器RTL描述方式、结构化描述方式（structural）以及混合描述方式。VHDL通过这四种不同的描述方式从不同的侧面描述结构体的功能。前三种是最基本的描述方式，他们组合起来就成为混合描述方式。

    下面结合一个全加器来说明这四种描述风格，全加器的端口示意图如图所示，其输入输出关系如表所示。 

全加器框图

全加器的输入输出关系

输入                     　　 输出

c_in   　  x       y     　　c_out        sum

0         0       0           0           0

0         0       1           0           1

0         1       0           0           1

0

最低0.47元/天 解锁文章
（1）D触发器VHDL描述
kouq123的博客
11-19 3429
2.01 D触发器VHDL描述 2.1.1 本节目录 第一，章节目录； 第二，前言； 第三，FPGA简介； 第四，VHDL简介； 第五，D触发器VHDL描述实例； 第六，结束语； 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（Field Progr
（26）VHDL实现或（数据流描述）
m0_46498597的博客
11-30 459
（26）VHDL实现或（数据流描述） 1.1 目录 1）目录 2）FPGA简介 3）VHDL简介 4）VHDL实现或（数据流描述） 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业
Verilog的三种描述方式（结构化描述、数据流描述、行为级描述对电路功能的描述有三种方式：结构化描述、数据流描述、行为级描述
XIAOHE1004的博客
05-28 5132
Verilog的三种描述方式（结构化描述、数据流描述、行为级描述对电路功能的描述有三种方式：结构化描述、数据流描述、行为级描述
【FPGA学习笔记】VHDL语言（五）语言风格描述：行为描述，数据流描述，结构化描述
yang_jiangning的博客
03-21 5655
vhdl的描述风格通常有三种：行为描述，数据交流描述和结构化描述。这个帖子简单介绍下各个描述风格，配有一写小例子。
RTL学习记录二（VHDL）
hepiaopiao_wemedia的博客
01-11 1414
一、顺序描述语言 二、并行描述语言 三、时钟信号描述方法
RTL编码（1）——概述
最新发布
apple_53311083的博客
01-11 5529
同一逻辑，可以用不同的RTL描述来实现；同一RTL描述，可以用不同的门级电路来实现。这就为RTL级的逻辑优化和综合中的门级优化提供了空间。一个好的RTL编码比起一个差的RTL编码，最后综合出的速度、面积和功耗可能会有一倍甚至更大的差异。逻辑优化不能单依靠综合工具，RTL代码的编程质量对综合优化的程度以及综合后电路的时序、面积甚至布线难度都有重要影响（有人说决定了设计成功率的80%），因此设计者在RTL设计时必须对所编代码的可综合性以及对综合后电路性能甚至版图实现的影响有充分的预判，并采用相应的对策。
FPGA--（verilog）行为级描述和结构级描述
weixin_30614109的博客
09-09 3872
1、在使用verilog描述电路时，既可以进行行为级的描述，也可以进行结构级的描述。 ①行为级描述：侧重对模块行为功能的抽象描述。 ②结构级描述：侧重对模块内部结构实现的具体描述。 2、行为级描述 ①描述体的组成 ※由多个并行运行的过程块组成。 ※过程块由过程语句（initial和always）和块语句（串行块begin-end...
数字电路软件实验：第四章 硬件描述语言VHDL.ppt
06-28
VHDL的结构体描述有三种方式： - 行为描述：使用进程（PROCESS）描述输入与输出之间的转换，不包含具体结构，更关注功能。 - 数据流描述：也叫寄存器传输（RTL）描述，明确描述寄存器操作，可以描述组合电路和时序...
第三章 VHDL语言的基本结构
powerliuminxuan的博客
07-13 3375
VHDL语言的基本结构 一、VHDL设计简述 VHDL主要用于描述数字系统的结构、行为、功能和接口。 VHDL将一个设计(元件、电路、系统)分为: 外部(可视部分、端口) 内部(不可视部分、内部功能、算法) 1.VHDL语言的一些基本特点 二、实体 1.功能 描述设计模块的输入/输出信号或引脚，并给出设计模块与外界的接口。实体类似一个“黑盒”，实体描述了“黑盒”的输入输出口。 2.格式 3.实体名 实体名实际上是器件名，最好根据相应的电路功能确定。如4位2进制计数器用counter4b; 8位加法器
VHDL实用教程，硬件描述语言
07-14
第3 章 VHDL 程序结构......................................................................................................19 § 3.1 实 体 ENTITY ..........................................................
三、7【Verilog HDL】RTL建模——数据流建模
ARM_qiao的博客
04-25 2789
在数字设计领域，RTL（Register Transfer Leveel，寄存器传输级）通常是指数据流级建模和行为级建模（下节会讲）的结合。 .
HDL语言三种描述方式--结构化描述方式、数据流描述方式、行为级描述方式
山南水北有一方的博客
05-31 6091
当我们使用HDL代码在描述硬件功能时，主要有三种描述方式，即结构化描述方式、数据流描述方式、行为级描述方式。在平时编程时，可根据实际情况及个人喜好选择其中一种或者几种混合在一起进行自己的HDL代码编写。下面对三种描述方式进行介绍。 1.结构化描述方式 结构化描述方式时抽象级别最低的描述方式，但同时也是最接近于实际硬件的描述方式。采用结构化描述方式来编写HDL代码，其思路就跟在面包板上搭建数字电路是一样的。 但结构化描述不常用，原因有二： 1.使用结构化描述方式不宜描述功能复杂电路。因为我们大脑不仅要抽象出电
Verilog的三种描述方式（结构化描述、数据流描述、行为级描述）
CLL_caicai的博客
04-22 1万+
Verilog对电路功能的描述有三种方式：结构化描述、数据流描述、行为级描述。三种描述方式抽象级别不同，各有优缺点，相辅相成，需要配合使用。 目录 一、结构化描述 1、概念 2、特点 3、示例 真值表： 电路抽象： 实现代码: 测试文件： 仿真结果： 实现电路： 二、数据流描述 1、概念 2、特点 3、示例 实现代码: 实现电路： 三、行为级描述 1、概念 ...
Verilog HDL的门级描述，数据流描述，行为描述
qq_52049014的博客
05-21 1218
门级描述和数据流描述 这两种描述的时候，使用默认的wire即可。 这两种描述方式，本质上都是直接使用逻辑门 门级描述是显式地使用了门级原语 数据流描述其实是隐式地使用门级原语，因为他是直接描述数据在寄存器直接的流动关系，本质上，还是在阐述逻辑门的使用 门级描述与数据流描述，就好比结绳记事和使用符号记事的区别，用一连串的符号标志，代替了绳子，减少了许多麻烦。 门级描述是以门级原语为基石的描述方式，必须使用线网类型 数据流描述是以连续赋值语句为基石的描述方式，其左值必须是线网类型，右值无要求。 以下是四选一数据
RTL硬件描述语言设计
qq_44828988的博客
11-04 514
硬件描述语言支持行为级（Behavioral Level），寄存器传输级（Register Transfer Level）和门级（Gate Level）三个不同级别的设计，目前人们普遍使用寄存器传输级（RTL Source Code）进行设计。这些组合电路的逻辑功能是如何由具体的电路来实现，则需要根据IC设计师们对电路所加的约束，由综合工具产生，如Synopsys公司的Design Compiler和Cadence的Genus。RTL代码中通常既不包含电路的时间（路径延迟），也不包含电路的面积。
Verilog的数据流、行为、结构化与RTL级描述
06-06 973
Verilog语言可以有多种方式来描述硬件，同时，使用这些描述方式，又可以在多个抽象层次上设计硬件，这是Verilog语言的重要特征。 　　在Verilog语言中，有以下3种最基本的描述方式： 数据流描述：采用assign连续赋值语句 行为描述：使用always语句或initial语句块中的过程赋值语句（推荐掌握） 结构化描述：实例化已有的功能模块或原语 　　以...
FPGA series # 行为（Behavior）级和RTL级
CSDNde_的博客
01-02 1720
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来描...
HDL语言的三种描述方式：结构化描述方式、数据流描述方式、行为级描述方式
weixin_49100631的博客
11-01 813
HDL语言的三种描述方式
RTL概念与常用RTL建模
热门推荐
lzhang97的博客
06-11 4万+
RTL和综合的概念 RTL（Register Transfer Level，寄存器传输级）指：不关注寄存器和组合逻辑的细节（如使用了多少逻辑门，逻辑门之间的连接拓扑结构等），通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。 RTL级语言的最重要的特性是：RTL级描述是可综合的描述层次。 综合（Synthesize）是指将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接（网表），并根
VHDL编程实践：McGraw-Hill第四版解析
2. **VHDL元件和结构**：介绍如何使用VHDL描述不同类型的硬件元件，如逻辑门、触发器、计数器、存储器等，以及如何组织这些元件形成复杂的系统结构。 3. **过程与函数**：阐述VHDL中的过程（process）和函数...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值