- 博客(1547)
- 资源 (16)
- 收藏
- 关注
RSS订阅
原创 pathlib 模块与 os 模块比较
优先使用 pathlib：提升代码可读性和可维护性。保留 os 的使用：处理底层系统调用或兼容旧代码。灵活混合：通过 os.fspath() 或显式转换实现无缝协作。
2025-03-24 19:24:52
357
原创 机器学习性能评估指数之Dice系数
Dice系数（Dice Coefficient），也称为Dice相似系数（Dice Similarity Coefficient, DSC），是衡量两个集合相似度的指标，广泛应用于图像分割任务（尤其是医学影像）中评估预测结果与真实标签的重叠程度。
2025-03-24 14:30:25
429
原创 机器学习性能评价指标之mIoU（Mean Intersection over Union）
mIoU（Mean Intersection over Union） 是图像分割任务中衡量模型性能的核心指标，尤其广泛应用于语义分割和实例分割。
2025-03-24 14:24:50
174
原创 机器学习性能评价指标之Top-1和Top-5
在图像分类任务中，Top-1 Accuracy 和 Top-5 Accuracy 是评估模型性能的两个关键指标，尤其在多类别分类（如ImageNet的1000类）中被广泛使用。
2025-03-24 14:16:54
636
原创 Verilog 的 门级（Gate Level） 建模详解
Verilog 的 门级（Gate Level） 建模是最底层的硬件描述方式，直接使用基本逻辑门（如 AND、OR、NOT 等）和它们之间的连线来构建电路。这种建模方式贴近实际硬件结构，常用于 ASIC 设计或 FPGA 的底层优化，能够精确控制电路的门级细节（如延迟、功耗）
2025-03-24 10:49:10
464
原创 机器学习性能评估指标之ROC曲线（Receiver Operating Characteristic Curve）
ROC曲线是评估二分类模型性能的核心工具，通过可视化模型在不同阈值下的真正率（TPR）和假正率（FPR）的权衡关系，适用于类别均衡或轻度不平衡的场景。
2025-03-24 10:48:39
324
原创 机器学习性能评估指标之PR曲线（Precision-Recall Curve）
PR曲线是评估分类模型性能的重要工具，特别适用于类别不平衡或需要重点关注正类识别能力的任务（如疾病诊断、欺诈检测）。
2025-03-24 10:31:54
597
原创 机器学习性能评估指标之AP（平均精度） 和 MAP（平均精度均值）
在目标检测、信息检索和多分类任务中，AP（Average Precision，平均精度） 和 MAP（Mean Average Precision，平均精度均值） 是衡量模型排序质量和类别区分能力的重要指标。
2025-03-24 10:23:47
367
原创 Verilog静态时序分析（STA）核心要素
静态时序分析（STA）中的 时序路径、关键时序参数 和 时序裕量 是验证电路时序性能的核心要素。
2025-03-21 17:58:52
877
原创 Verilog静态时序分析
Verilog 的 静态时序分析（Static Timing Analysis, STA） 是数字电路设计中验证时序性能的核心方法，用于不依赖仿真输入向量的情况下，检查电路是否满足所有时序约束（如时钟频率、建立/保持时间）。
2025-03-21 17:57:11
682
原创 Verilog 的 RTL 级（寄存器传输级）详解
Verilog 的 RTL 级（Register Transfer Level，寄存器传输级） 是数字电路设计的核心抽象层次，用于描述数据在寄存器之间的传输和处理逻辑。它介于行为级（算法描述）和门级（物理电路结构）之间，是可综合代码（能被工具转换为实际硬件）的标准层级。
2025-03-21 17:52:27
613
原创 Verilog 的 结构级（Structural Level） 建模详解
Verilog 的 结构级（Structural Level） 建模是最接近实际硬件电路的抽象层次，通过实例化已有模块（如逻辑门、寄存器或其他自定义模块）并连接它们的端口来构建系统。
2025-03-21 17:49:20
884
原创 Verilog 的 数据流级（Dataflow Level） 建模详解
Verilog 的 数据流级（Dataflow Level） 建模是一种介于行为级和结构级之间的抽象层次，主要关注信号间的逻辑关系（如布尔表达式或算术操作），而非具体电路结构或算法流程。
2025-03-21 17:47:44
847
原创 Verilog 的行为级（Behavioral Level）建模详解
Verilog 的行为级（Behavioral Level）建模是硬件描述语言中最高层次的抽象方式，主要用于描述电路的功能或算法，而无需关注具体的硬件实现细节（如逻辑门或连线）。
2025-03-21 17:45:26
578
原创 verilog基础知识介绍
优势：语法简洁、仿真速度快、适合大规模设计。应用场景：数字电路设计、嵌入式系统、通信协议实现等。学习资源书籍：《Verilog HDL 高级数字设计》《FPGA 原理与应用》。在线课程：Coursera、EDX 上的硬件设计课程。通过掌握 Verilog，你可以设计从简单逻辑门到复杂处理器（如 RISC-V）的各类数字系统。
2025-03-21 17:39:40
654
1
原创 Mosaic、MixUp 和 CutMix数据增强对比
Mosaic：拼接逻辑：4张图 → 缩放、裁剪 → 四象限拼接。保留完整局部区域，但全局语义可能不合理（如天空中出现汽车）。MixUp：线性叠加：对两图全局像素加权求和，生成半透明叠加效果。标签混合：分类任务中标签按比例混合（如0.7×猫 + 0.3×狗）。CutMix：区域替换：在源图A中挖取矩形区域，替换为图B的对应区域。标签处理：分类任务按区域面积比例混合，检测任务需合并两图目标框。
2025-03-21 16:37:47
950
原创 Mosaic数据增强的详解
Mosaic增强通过动态拼接多张图像，显著提升了YOLO系列模型对复杂场景的适应能力。合理调整其使用策略（如概率、阶段），结合其他增强技术，可最大化模型性能。实际应用中需注意标签调整的准确性及计算资源分配，以达到最佳训练效果。
2025-03-21 16:12:12
754
原创 make modules_install使用说明
在编译 Linux 内核后，make modules_install 用于将编译好的内核模块（如驱动程序、文件系统支持等）安装到系统指定的目录中（默认路径为 /lib/modules/<内核版本>/）。这是安装自定义内核或更新内核模块的必要步骤。
2025-03-20 16:13:12
877
原创 Linux驱动数据结构之proc_ops
struct proc_ops 是 Linux 内核中用于定义 procfs（虚拟文件系统 /proc）操作的核心结构体，**替代了旧版本的 struct file_operations**（内核 5.6+ 起强制使用）。其核心作用是为 /proc 下的文件或目录提供统一的回调函数接口，例如文件的打开、读取、写入等操作。
2025-03-20 08:29:19
229
原创 Linux总线-设备-驱动模型
在Linux内核中，总线-设备-驱动模型（Bus-Device-Driver Model）是一种核心的设备管理机制，用于解耦硬件设备（Device）与驱动程序（Driver），通过总线（Bus）作为中介实现动态匹配。这种模型使得设备发现、驱动加载和资源管理更加灵活，尤其适应热插拔和多硬件平台场景。
2025-03-19 19:29:31
729
原创 Linux驱动的分层架构设计
Linux驱动的分层架构设计是一种将驱动功能模块化、解耦硬件与软件依赖的重要方法。通过分层设计，可以提高代码复用性、简化维护，并适应不同硬件或协议的变化。
2025-03-19 19:25:24
681
原创 make modules使用解析
核心作用：高效编译内核模块，避免全内核编译耗时。开发流程配置内核选项（M标记模块）。执行编译模块。使用insmod或modprobe动态加载。推荐实践：在开发阶段使用外部模块独立编译，快速测试驱动功能。
2025-03-19 16:49:54
350
原创 Makefile文件中模式规则的详解
模式规则是 Makefile 的核心功能之一，通过 % 通配符和自动变量，可以高效管理多文件编译、多目录结构及依赖关系。合理结合函数和条件判断，能构建高度灵活且易于维护的自动化编译流程。
2025-03-19 07:59:23
312
原创 Makefile 文件中伪目标详解
在 Makefile 中，伪目标（Phony Target）是一个不生成实际文件的目标，而是用于执行特定操作（如清理编译文件、运行测试等）。伪目标需要通过 .PHONY 声明，避免与同名文件冲突，确保命令始终执行。
2025-03-19 07:58:49
274
原创 Makefile文件的详细介绍
Makefile 是管理复杂项目构建流程的利器，通过合理使用规则、变量和函数，可以显著提升开发效率。掌握其核心语法后，可根据项目需求灵活扩展功能（如单元测试、安装脚本等）。
2025-03-19 07:58:24
777
原创 基于帧封装的3D格式（Frame Packing）的详细解析
帧封装是一种通过单帧内排列左右眼画面的3D格式，将两幅画面（左眼和右眼）合并到同一视频帧中
2025-03-19 07:57:49
754
原创 基于左右/上下分屏的3D格式的详细解析
SBS（左右格式）：通用性强，适合流媒体和快速运动场景，但可能损失横向分辨率。TAB（上下格式）：垂直画质更优，适配影院和VR，但对设备兼容性要求略高。
2025-03-18 18:01:15
828
原创 pthread（POSIX Threads）库详解
pthread（POSIX Threads）是 Unix/Linux 系统中用于多线程编程的标准 API，定义在 <pthread.h> 头文件中。它允许程序在单个进程中创建和管理多个并发执行的线程，共享相同的内存空间。
2025-03-18 16:57:12
355
原创 posix_memalign函数详解
posix_memalign函数 是一个用于分配对齐内存的 POSIX 标准函数。它在某些场景下非常有用，例如需要分配特定对齐方式的内存以满足硬件要求（如 SIMD 指令、DMA 缓冲区等）或优化内存访问性能。
2025-03-18 16:02:13
250
原创 DMA（直接内存访问）的结构详解
DMA的结构由硬件控制器、通道管理、总线接口及控制逻辑组成，其设计旨在高效管理外设与内存间的数据传输，减少CPU干预。
2025-03-18 15:43:41
729
原创 DMA缓存一致性问题详解
在涉及DMA（直接内存访问）的系统中，缓存一致性（Cache Coherency）是必须解决的核心问题。当CPU使用缓存（Cache）时，DMA直接访问主内存可能导致缓存与内存数据不一致，引发数据错误。
2025-03-18 15:37:06
634
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人