2021-03-04

Quartus门级仿真结果没有延时？

前言：在进行quartus仿真时，全编译后进行Gate Level simulation发现仿真结果和功能仿真结果一样，没有出现延时。网上查询一番终于解决啦~
解决方法： 1.Assignments->setings->simulation->More EDA Netlist writer settings

2.Generate functional simulation netlist设置为：off !!!默认是on

3.重新进行全编译start compilation，然后run gate level simulation 可以看到输出开始有延时（红色线条），且数据翻转出现了不稳定状态（红色圆圈部分）