Quartus/Modelsim时序仿真

最新推荐文章于 2022-08-06 13:31:32 发布

klaas

最新推荐文章于 2022-08-06 13:31:32 发布

阅读量7.7k

点赞数 2

分类专栏： FPGA 文章标签： fpga 时序仿真 Modelsim

本文链接：https://blog.csdn.net/klaas/article/details/51319291

版权

测试代码
配置Modelsim
运行Modelsim
Reference

当我们想要观察寄存器等变量的时序变化的时候，FPGA时序仿真工具是必不可少的。本文是基于quartus 13.0 + Modelsim_Altera 的，参考了官方的文档，英语好的同学直接看Reference就行了。

测试代码

我们用一个计数程序来做测试，在每个时钟上升沿count加一。

module counter
(
    clk,
    reset,
    count
);

    input clk;
    input reset;
    output [7:0] count;

    reg [7:0] count;

    always @(posedge clk or posedge reset)
    begin
        if (reset) 
            count = 0;      
        else 
            count = result + 1;
    end
endmodule

配置Modelsim

On the Tools menu of the Quartus II GUI, click Options. The Options dialog box appears. In the Category list, under General, click EDA Tool Options