「已注销」-CSDN博客

原创基于FPGA的波形发生器设计

用Spartan6的FPGA开发板实现，外接lcd1602液晶显示和TLC5615 dac数模转换模块。仅通过仿真未在实物上调试过。使用matlab生成波形数据的ROM查找表方法设计。button_bind.vdds_ctrl.vlcd1602.vdac_module.v工程图工程网盘（提取码：73el）...

2022-06-27 15:14:59 2032 1

原创基于Matlab的车牌识别系统

matlab版本为R2019b，界面采用的是matlab自带的app designer设计。process.mlappqiege.m界面展示主界面过程界面工程网盘(提取码：41d6)

2022-06-22 01:04:21 1784 2

原创 Python热榜

需要用到的库有：requests、beautifulsoup4、pandas、openpyxl安装库：pip install requests、pip install beautifulsoup4、pip install pandas、pip install openpyxl

2022-06-16 23:33:10 186

原创 Matlab生成波形数据（正弦、三角、锯齿、方波）

程序是用来生成波形数据的，数据深度和宽度可自己根据实际更改。生成的coe文件在使用前要将最后一个','改成';'才能用！

2022-06-04 13:28:20 8548

原创 Modelsim仿真卡在loading的解决方法

Modelsim仿真卡在loading的解决方法

2022-06-02 18:53:43 1102

时域和频域之间的转换及傅里叶变换结论：连续<==>非周期，周期<==>离散周期延拓：DTFT奈奎斯特抽样定理：若xa(t)是频带宽度有限的信号(称带限信号)，要想抽样后的信号能够不失真地还原出原信号，则必须抽样频率fs大于或等于信号最高频率分量fh的两倍，或说信号的最高频率不得大于折叠频率fs/2，即fs≥2fh。xa(t)也可能不是频带宽度有限的信号,因此为了避免频率响应的混叠，一般都在抽样器前加入一个保护性的前置低通预滤波器，称为防混叠滤波器，其.

2022-01-17 22:59:54 3706 1

原创 msp430g2553+pcf8574+dht11+lcd1602

主要的功能就是利用DHT11模块来温湿度检测，用LCD1602液晶模块来显示。还用了个PCF8574 IO扩展模块，用来扩展MSP430G2553的IO口，MSP430G2553与PCF8574之间的IIC通信间接去驱动LCD1602液晶模块，一个8位数据分两次传输，先传高4位再传低4位。（特别注意下LCD1602液晶模块VO的接法，自己去查下资料！）.....................

2022-01-06 16:15:34 3618 19

原创 vivado编译设置多线程

用到的Tcl命令：查看当前编译线程：get_param general.maxThreads修改当前编译线程为8：set_param general.maxThreads 8

2021-11-27 17:16:18 1376

原创 FPGA常识

1 、wire型和reg型wire网线型表示硬件单元之间的连线，值由驱动单元决定，缺省值是高阻值z。模块的输入输出信号数据类型默认为wire型。reg寄存器型表示一个抽象的数据储存单元，只能在always和initial语句中用<=赋值，缺省值是不定值x。2 、连续赋值和过程赋值连续赋值常以assign为关键词，用"="赋值，赋值的对象是wire型用于驱动wire网线，assign不能出现在always和initial语句中。示例：assig...

2021-11-14 22:57:39 2985

原创 FPGA试题四

＊1，下列关于亚稳态描述错误的是（D）。A、电路处于中间状态的时间变长，使得电路“反应＂迟钝的现象，叫做亚稳态B、对于单比特控制信号采用二级触发器缓冲，可以几乎消除亚稳态C、对于多比特数据可以采用握手的方式来消除亚稳态D、异步FIFO不能用于解决亚稳态问题＊2，下列优化方法中哪两种是提高运行速度（速度优化）方法: （D）。①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A、15B、23C、26D、16＊3.在FPGA设计中对时钟的使用错误的是（A）。A、对时钟进行逻辑

2021-11-13 23:36:43 7977

原创 FPGA试题三

＊1，电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法不属于面积优化的是（B）。A、资源共享B、流水线设计C、逻辑优化D、串行化＊2. FPGA的可编程是主要基于什么结构（A）。A、查找表（LUT）B、ROM可编程C、PAL可编程D、与或阵列可编程＊3，串行化设计是一种优化方式，下列哪一项对串行化设计描述正确（C）。A、面积优化方法，同时有速度优化效果B、速度优化方法，不会有面积优化效果C、面积优化方法，不会有速度

2021-11-13 22:50:49 6855

原创 FPGA试题二

＊1，下列关于亚稳态描述错误的是（C）。A、电路处于中间状态的时间变长，使得电路“反应＂迟钝的现象，叫做亚稳态B、对于单比特控制信号采用二级触发器缓冲，可以几乎消除亚稳态C、异步FIFO不能用于解决亚稳态问题D、对于多比特数据可以采用握手的方式来消除亚稳态＊2，关于FPGA芯片内存储器资源描述错误的是（C）。A、FPGA内部有BLOCK RAM存储器B、BLOCK RAM由一定数量固定大小的存储块构成的C、使用BLOCK RAM资源需占用额外的逻辑资源，并且速度慢D、FPGA内部有由LUT

2021-11-13 21:42:20 7985

原创 FPGA试题一

＊1，下列对异步信号进行同步的描述错误的是（C）A、采用保持寄存器加握手信号的方法B、特殊的具体应用电路结构，根据应用的不同而不同C、使用锁存器D、异步FIFO＊2. FPGA的可编程是主要基于什么结构（A）。A、查找表（LUT）B、ROM可编程C、PAL可编程D、与或阵列可编程＊3，对时钟约束＂ create_clock -name clk100 －period 10 -waveform {0.00 5.00}［get_portsClkIn] ＂的表述不正确的是（B）。A、周期为1

2021-11-12 22:53:16 9989

spartan6的博客