DDR3学习总结

1硬件接线：

2芯片结构组成
Configuration：32Meg*16*8banks
Row address 32K A[14:0]
Bank address 8 BA[2:0]
Column address 1k A[9:0]
Page size 2kB
3使用调试过程
3.1 使用xilinx的ip核xilinx memory Interface generater（MIG），选择控制器类型为DDR3 SDRAM，
选择时钟为800MHz；
选择芯片型号为component；
芯片型号对应MT41K256M16TW-107；
3.2 生成模型ip，对照参数配置；
模型除了生成对应的引脚接口，需要控制的引脚有
app_addr
操作地址，按照结构从高位到低位是
rank + bank + row + column；
App_cmd：命令，读命令x001,写命令x000;
app_en
操作地址app_addr的使能，只有它拉高的时候，对应的app_addr才是有效的
app_wdf_data
写入的数据接口
app_wdf_wren
写入的数据接口app_wdf_data的使能，
只有它拉高的时候，对应的app_wdf_data才是有效的
app_rd_data
读取的数据
app_rd_data_valid读数据有效
app_rdy控制器准备好
app_wdf_rdy写控制器准备好
init_calib_complete为1表示初始化完成