Verilog学习笔记（1）实现各类分频器

1. 偶数分频器

• 偶数分频器的实现较为简单，用计数器即可实现

// 偶数分频器示例，20分频即N=10，占空比50%

module Fre_div_even(

	input clk,
	input rst_n,
	input [3:0] N, // N = 分频倍数/2
	output reg clk_out

    );


reg [3:0] cnt;


always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
    begin
        cnt <= 4'b0;
        clk_out <= 1'b0;
    end
    else
    begin
        if(cnt == N-1)
        begin
            clk_out <= ~clk_out;
            cnt <= 4'b0;
        end
        else
        begin
            cnt <= cnt + 4'b1;
        end
    end
end

endmodule

2. 奇数分频器

• 奇数分频相对于偶数分频较为复杂，尤其是占空比为50%的奇数分频，可以采用错位相和的方法，即分别用上升沿和下降沿产生2：3占空比的N分频时钟，并将输出进行或运算得到

// 奇数分频器示例，5分频即N=5，占空比50%

module Fre_div_odd(
    input clk,
    input rst_n,
	input [